


図解 16 ビットマイクロコンピュータ MC 68000 の使い方

小島 進 著 ■オーム社



図解 16ビットマイクロコンピュータ8086の使い方

(A5判 190頁)

井出裕巳 著

16ビットマイクロコンピュータの中で最も多く使われているインテル社の8086について、概要から各種命令、動作、プログラミングなどのポイントを、具体的かつ平易に解説しました。

図解 マイクロコンピュータ Z-80 の使い方

(A5判 190頁)

横田英一 著

本書は、Z-80の使い方についてCPU の概要から各種命令、動作、プログラムのテクニックに至るまでを66項目に分類・整理し、初心者にもわかるようやさしく解説しました。

図解 マイコンの基礎知識

(A5判 250頁)

矢田光治 著

マイコンの基礎知識を94項目ページ 単位に要約,2色刷で視覚的に解説 しました。初心者にはマイコン事典 として,専門家にはポイントの整理 に役立ちます。


制御用マイコンの 作り方・使い方


(B5判 240頁)

北川一雄 著

本書は、8085、Z-80系のマイコンを 用いた各種制御回路・装置の作り方 と、制御用マイコンの使用例を基礎 と応用に分け、具体的プログラム例 を示しました。

写真提供:日本モトローラ(株)





図解 16ビットマイクロコンピュータ MC 68000 の使い方

小島進著

本書は,「著作権法」によって,著作権等の権利が保護されている 著作物です。

本書の全部または一部につき、無断で次に示す〔〕内のような 使い方をされると、著作権等の権利侵害となる場合がありますので 御注意ください。

〔転載,複写機等による複写複製,電子的装置への入力等〕 学校・企業・団体等において、上記のような使い方をされる場合 には特に御注意ください。

お問合せは下記へお願いします。

〒101 東京都千代田区神田錦町3-1 Tel. 03-3233-0641 株式会社 オーム社出版局(著作権担当) マイクロプロセッサが出現し、1 ビット、4 ビット、8 ビットとそれぞれの過程と経験を経て、より優れた能力が追求されて出現したのが16 ビット・マイクロプロセッサであり、私たち人間の限りなき挑戦の成果のたまものであると思います。メモリ容量の増大、命令数の増大、命令実行スピードの速さなど、その技術進歩は急激であり、取り扱う私たちがその技術の吸収に追従しえないほどのすさまじさであります。

16 ビット・マイクロプロセッサは、ハードウェア面においては、ミニコンの領域を越えて汎用小型・中型計算機に匹敵する能力を備えているといっても過言でないほどの強力な素子といえましょう.

また、だれの目にも明らかに映るのは、外形の大きさに比べその性能が驚異的なことであり、従来の小規模集積回路(SSI)や中規模集積回路(MSI)に比べ、集積度やプロセス技術が数倍に飛躍していることです。私たち人間の限りなき技術への挑戦と、それをかちえてゆく技術者に賞賛と敬意を払います。

現在,第2世代の16ビット・マイクロプロセッサの時代に突入したわけですが,8ビット・マイクロプロセッサにとって代わって,その隆盛を見るためには,よりいっそうのソフトウェアの充実が課題でありましょう。また,8ビットから16ビットへと移行するにつれて,デバイス価格もどんどん低減してゆき,それが引金となって種々の分野へと需要が広がってゆくと思われます。また,第3世代の32ビット・マイクロプロセッサの時代も目前に控えており,より充実したソフトウェアの開発は,今後よりいっそう要求されるものと思われます。

以上のような背景で、本書は16 ビット・マイクロプロセッサ、MC 68000 とはどうゆうものかを理解していただくことに重点を置いて執筆いたしました。また、紙数の都合上、68000 とのインタフェース関係、プログラミング関係、アプリケーション関係の執筆が不足しておりますが、別の機会に紹介できればと考えております。

は し が き

各引用資料として、本書の末尾に参考資料を掲載しておきましたので、読者諸氏が MC 68000 の検討や導入に際してご参照くだされば、よりいっそうのご理解を得ていただけるものと信じます。

なお、本書執筆にあたり、ご協力いただいた日本モトローラ(株)伊南恒志氏、および末尾の参照資料、写真などの引用のご承諾をいただいた日本モトローラ(株)広報課、マーケッティング課のご協力に深く感謝いたします。また、本書の編集、出版に際して、オーム社出版部の方々に大変なお世話をいただき、この出版ができたことに厚くお礼申し上げます。

昭和58年8月

著者しるす

目 次

1. 16	ビット・マイクロプロセッサ入門
$1 \cdot 1$	MC 68000 の誕生まで 2
1 . 2	8 ビット MPU から 16 ビット MPU へ 4
1 · 3	MC 68000 の特徴・・・・・ 8
2. M	□68000 の構成
2 · 1	ピ ン 構 成16
2 · 2	レジスタの構成18
3. メ	モリの構成
$3 \cdot 1$	メモリの構成24
$3 \cdot 2$	メモリ内のデータ構成と使用26
$3 \cdot 3$	スタックの構成28
$3 \cdot 4$	キューの構成30
4. 入	/出力の構成
4 · 1	バス・シグナル34
$4 \cdot 2$	バス・コントロール・シグナル36
$4 \cdot 3$	MPU コントロール・シグナル・・・・・・・・・44
$4 \cdot 4$	MPU ステータス・シグナルとクロック ······48
4 • 5	データ転送
5. ア	ドレッシング・モード
$5 \cdot 1$	実効アドレス

次
レジスタ直接モート
レジスタ間接モート。
絶対 (アブソリュート) モート64
プログラム・カウンタ相対モート66
イミディエート・モード68
インプライド・モード7(
外 処 理
例 外 処 理74
例外処理シーケンス84
バス・エラー86
リセットとトラップ90
特 権 状態92
特権違反とトレース94
令セット
令 セット 命令形式と命令タイプ100
令 セット 命令形式と命令タイプ ·························100 データ移動命令 ····································
令セット 命令形式と命令タイプ 100 プータ移動命令 100 整数算術演算命令 100
令セット100命令形式と命令タイプ100データ移動命令100整数算術演算命令100論理操作命令113
令セット命令形式と命令タイプ100データ移動命令100整数算術演算命令100論理操作命令113シフトとローティット命令115
令セット命令形式と命令タイプ100データ移動命令102整数算術演算命令103論理操作命令113シフトとローティット命令115BCD演算命令115
令 セット命令形式と命令タイプ100データ移動命令100整数算術演算命令100論理操作命令110シフトとローティット命令115BCD 演算命令115ビット操作命令120
令セット命令形式と命令タイプ100データ移動命令100整数算術演算命令100論理操作命令113シフトとローティット命令115BCD演算命令115ピット操作命令120プログラム制御命令120
令セット命令形式と命令タイプ100データ移動命令102整数算術演算命令103論理操作命令113シフトとローティット命令115BCD演算命令115ピット操作命令125プログラム制御命令126リンク命令とアンリンク命令129
令セット命令形式と命令タイプ100データ移動命令100整数算術演算命令100論理操作命令113シフトとローティット命令115BCD演算命令115ピット操作命令120プログラム制御命令120
令セット命令形式と命令タイプ100データ移動命令100整数算術演算命令100論理操作命令115シフトとローティット命令115BCD演算命令115ピット操作命令120プログラム制御命令120リンク命令とアンリンク命令120システム制御命令130
令セット命令形式と命令タイプ100データ移動命令102整数算術演算命令103論理操作命令113シフトとローティット命令115BCD演算命令115ピット操作命令125プログラム制御命令126リンク命令とアンリンク命令129

	н	人
8 - 2	中位システム構成	138
8 · 3	上位システム構成	139
8 • 4	システムと VERSAbus の関係	140
9. 周辺	ファミリ・チップ	
9 • 1	MC 68000 をサポートする周辺チップ	146
9 . 2	メモリ管理ユニット MC 68451 ······	148
9 • 3	DMA コントローラ MC 68450	152
9 • 4	MC 68000 周辺通信用 LSI ······	157
9 • 5	MC 68000 と MC 6846 のインタフェース例	159
	C 68000 開発装置	
	エクサマクス	
	エクサマクスの使用例	
10 · 3	VMC 68/2 マイクロコンピュータ	181
	発ソフトウェア/リアルタイム・モニタ	
	VERSAdos 開発ソフトウェア	
11 · 2	RMS 68 K リアルタイム・モニタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	197
	○68000 の将来の発展方向	
	MOS 技術の方向・・・・・・	
	ソフトとハード・コストの方向	
12 · 3	MC 68000 の発展方向	212
	録	
	. レジスタ転送言語定義	
	. MC 68000 アセンブラ命令―覧表	
付録 3	. オペレーション・コード表	223

		火			Ħ
2	ミング図	[気的仕様とタイ	. 電気	寸録 4	作
2		献	文 献	考	参
2	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	۶I ·····	31		索

16 ビット・マイクロプロセッサが作られるまで の背景と、モトローラ社の MPU の推移を説明し、 8 ビット MPU と 16 ビット MPU の比較および 16 ビットの特長を記しています。また、それぞれ の開発支援装置の推移も説明しています。

101 MC 68000 の誕生まで

KEMENERIE KENERALE KENERALEKEN KENERALEKEN KENER K

マイクロコンピュータは、約10年前に発表されて以来、各方面のニーズにこたえるべく、技術革新とともに急速な進歩と発展を遂げてきています。モトローラ社が8ビット・マイクロプロセッサ MC 6800 を発売した年は1974年であり、16ビット・マイクロプロセッサ MC 68000 が誕生するまでには、その後5年の年月が費やされ、1979年に発売されて今日に至っております。また他社においては、爆発的人気の出たインテルの8080が1973年に発売され、そしてザイログのZ80が1976年に次々と発売され、今日の8ビット・マイクロプロセッサの隆盛を見るに至っております。

年月の経過とともに用途、方法も年々向上し、応用範囲も広がり、より高速な数値演算やマルチプログラミングによるメモリ管理方法、膨大なメモリを必要とするデータ処理方法など、より高度な使用方法や要求が今日の8ビット・マイクロプロセッサの能力を超えるものとなり、16ビット・マイクロプロセッサが使用されるようになった背景です。また製造面についても、回路技術の進歩、エッチング方法の進歩、プリンティング方法の進歩など大きな技術的躍進がなされたことです(1・2 節「8 ビット MPU から 16 ビット MPU へ」参照).

モトローラの MPU の超 LSI 回路技術は、図 $1\cdot 1$ に示すように、発展方向は二つの方向をたどりました。機能面が強化された方向として、MC 6808、MC 6802、MC 6801 などのマイクロプロセッサがあり、効率面が強化された方向としては、MC 68 A 00、MC 68 B 00、MC 6809 などのマイクロプロセッサがあります。

68000 は、このような MC 6800 系でのアーキテクチャの基盤と集積度技術の向上、そしてプロセス技術の向上などの蓄積と統合によって生まれてきたのです。その応用分野は、従来の特殊分野から脱皮し、OA 関係、ロボット関係の工場や各機器の自動化、民主機器関係の導入へと広がり、16 ビット・マイクロプロセッサ主流の時代に突入しようとしています。また一部、第3世代の32 ビット MPUの要望もすでに出ており、モトローラ社の上位に位置する仮想 MPU、MC 68020、

32 ビット MPU も 1983 年に発売が予定されています.




図 1・1 モトローラ・マイクロプロセッサの歩み




図 1・2 16/32ビット・マイクロプロセッサ相関図

1.2 8 Ey MPU b 5 16 Ey MPU

1・1 章で述べたように、16 ビット・マイクロプロセッサは、時代のニーズにこたえるべく必然的に生まれたことは明らかです。ロボット制御に用いるより精度の高い座標軸計算や、大容量のメモリを必要とする画像処理とか、日本語処理に便利な16 ビットの MPU が、本格的に検討や応用がなされ、普及しています。

16 ビット MPU 68000 は、従来の 8 ビット MPU 6800 とのコンパチビリティ および一貫性を保ちながらのアーキテクチャや超 LSI 回路技術、プロセス技術の 改良と開発がなされたことです。また、サプライヤが市場の要求に応じうる十分 な供給と適応できる価格が可能であったことも、普及しえた大きな要因の一つと いえましょう・

[1] 16ビットになって改善された点

- (1) 多数のレジスタとスタック,広いアドレス・レンジ,高級言語指向命令(LINK, UNLK, CHKなど)による高級言語の支援.
- (2) オペレーティング・システム (OS): 特権命令, メモリ管理, ベクタ多重レベル割込み, トラップ構造および特定の命令 (MOUEP, MOUEM, TRAPなど)による支援.
- (3) マルチプロセッサ・システム:ハードウェア・インタロックとソフトウェア・インタロックを備える.

フラグは、8 ビット MPU 6800 のときはコンディション・コード・レジスタといわれ、MPU の演算の状態(一部マスクビットを含む)を示すだけであったが、16 ビット MPU 68000 ではステータス・レジスタに変更されて 16 ビットに拡張され、MPU 全体のステータスを示すフラグとなり、システム・モード、ユーザ・モード、割込み受付け、割込みレベルなどを備え、将来の MC 68000 のファミリの拡張に備えて十分広いスペースをとっています(図 2・4 参照)・

[2] 命令シーケンスと処理速度の代表的改善点 クイック・イミディエート・アドレッシング・モードを用いたシングル・ワード・オペレーションの加算や減算命令は、データ・レジスタとメモリの処理速度を速めました。MOVEQ

(move quick) 命令では、シングル・ワード・オペレーションで符号付きバイト・データを任意のレジスタにロードできます。また、DBcc (decrement and branch) 命令ループは、オペレーションの処理速度を速めるために、一つの命令でコンディションのテストを行い、デクリメント分岐ができます。また、コード減らしや演算オペレーションの性能を高める命令として、MULS (signed multiply)、MULU(unsigned multiply)、DIUS (sined divide)、DIVU (unsigned divide)があり、演算オペレーション命令としてABCD、SBCDなどがあります。

ペリフェラル・コントロールとのインタフェースについても, $MC 68000 \ge 68$ 系 8 ビット MPU に開発された周辺デバイスが直接インタフェースできるようになっています。シグナルE(enable), \overline{VMA} (valid memory adress), \overline{VPA} (valid peripheral adress) などが設けられています(図 $2 \cdot 5$,図 $4 \cdot 12$ 参照).

20 1 10 - 71 1 1 7 7 7 1 0 7 7 3 1 2 2 1 2						
タイプ	海外	日本				
MC 68000	モトローラ モステック,フィリップス ロックウェル,シグネテックス	日立				
I 8086	インテル AMD ハリス シーメンス	日本電気 富士通 三菱電機 東 芝				
Z 8000	ザイログ AMD	シャープ 東 芝				
TMS 9995	テキサス・インスツルメント	_				
NS 16000	ナショナル・セミコンダクタ	-				
F 9445	フェアチャイルド	_				

表 1・1 16ビット・マイクロプロセッサ製造会社

表 1·2 8ビット MPU と 16ビット MPU 比較

区分	6800	68000
集積度	NMOS	HMOS
エッチング	ケミカル・エッチング	ドライ・プラズマ・エ ッチング
プリンティング	ダイレクト・コンタク ト・プリンティング	プロジェクション・プ リンティング
ブロック・ゲート面積 速度電力積	4 128 μm² 4 ピコジュール	1852 μm² 1ピコジュール

Ⅰ 16ビット・マイクロプロセッサ入門

[3] 開発支援装置 開発支援ツールについても、図1・3に示すように8ビット MPU から 16 ビット MPU に移るとともに各装置が出ております。8 ビット MPU 用エクササイザ (EXOR ciser) に始まり、エクサセット (EXOR set)、16 ビット MPU 用のエクサマクス (EXOR macs)、そしてボックス・コンピュータ (VMC 6812) と MC 68010 VM プロセッサ搭載のマイクロコンピュータシステム (VME/10) のような推移と種類の拡大が行われてきています。

なお、今後とも引き続きマイクロプロセッサの発展とともに、各種各様の多くの開発支援装置が生まれてくると思います.

8ビット用



16/32ピット用



図 1・3 開発支援装置の移行

Ⅰ 16 ビット・マイクロプロセッサ入門



図 1・4 モトローラ MPU 開発支援装置

MC68000 は,16/32 ビット・マイクロプロセッサとして設計されており,クロック周波数は 4 MHz,6 MHz,8 MHz,10 MHz,12 MHz の各バージョンが用意されております.また,32 ビットのレジスタを 16 個持ち,16 ビットのデータ・バス構成をとり,24 ビットのアドレス・バスを持ちます.ページングやセグメンテーションの必要がなく,16 M バイトの直接アドレスが可能です.アーキテクチャにおいても,一貫思想のもとにメモリ・マップド I/O が忠実に受け継がれており,メモリと I/O を意識することなく同等に扱えることです.

オペレーティング・システム用の機能として、ソフトウェア・トラップ命令、ハードウェア・トラップ機能、スーパバイザ/ユーザの各モードを持ち、7 レベルの外部割込みに対応できる 192 のユーザ・インタラプト・ベクタがあります. バスは、同期/非同期の両方式が使用でき、従来の8 ビット MPU ファミリの LSIを直接接続できます.

68000 の主な特長は次のような点です.

(1) 系統立った一貫した構造のアーキテクチャ

- プログラムの記述は、高級言語で記述するのと同様な容易さでアセンブラ言語が使用できます。
- ・フレキシビリティと能力を大幅に高め、整数データのオペランド操作におけるデータ・レジスタとメモリ・ロケーションは、ソースにも行先にも自由に 指定できます。
- アドレシング・モードは、ニーモニック(命令操作)から独立し、すべての アドレス・レジスタをレジスタ直接、レジスタ間接、インデックス・アドレッ シング・モードで使用できます。

(2) 構造化モジュラ・プログラム

- ブロック構造高級言語(構造化アセンブラや PASCAL など)が使用できます。
- ・総計 255 のベクタ・ロケーションを持ち、これらの割込みをハードウェア・




図 1・5 ローカル・バスの拡張

Ⅰ 16ビット・マイクロプロセッサ入門

トラップ、ソフトウェア・トラップに割り当てています。

- ・サブルーチン・コールのオーバヘッドを減少させるLINK, UNLK命令, プログラムが指定するレジスタ群をアドレスの指定のみで一度に転送できる MOVE 命令などがあります.
- プログラミング技法をサポートする命令や、システム・コール・ルーチンや ユーザのマイクロルーチン処理に便利なTRAP 命令などがあります。

(3) 大アドレス空間のメモリ管理

- 16M バイトのアドレス空間は、ワードやバイト単位で直接アクセスできます.
- ・メモリ管理をソフトウェアで行うときの CHK 命令は、メモリ保護や管理が できます。
- ・ユーザ状態とスーパバイザ状態の2種の区別があり、スーパバイザ状態では、 プロセッサ・システム内で保護されている数種のオペレーションが可能であ り、ユーザ状態では、外部メモリ管理ユニットを利用して、広いアドレス・ レンジが使用できます。

(4) ソフトウェアのテスト機能の強化

- システム・プログラムにおけるプログラム・エラーと虫(BUG)の検出機能が強化されました。
- プログラム作成において、16 個のソフトウェア TRAP 命令を用いてエラー 検出と訂正ルーチンが自由に作成できます.
- 一つ一つの命令ごとにプログラムのデバッグが行えるトレース機能を備えています。

(5) 将来へのフレキシビリティ

- ・マルチレベル・マイクロプログラム構造により、命令の実行にはフレキシビリティがあり、命令のオペコード・マップの 1/8 以上が将来の命令追加のために特別に確保されています。
- ・ユーザは、現在の命令セットにない命令をトラップ命令とエミュレータ・トラップを用いて作成、実行が可能です。

さらに現在では、MC68000 の上位機種も続々と発表される予定です。バーチャルメモリ、バーチャル I/O を強力にサポートする MC68010、32 ビット MPU の

システム・インタラプト

MC 68000 の割込みレベルは 7 レベルありますが、"スピードマスタ 68K"では、そのうちの 6 個を使用しています.

下表に、割込みレベルの各デバイスへの割合を示します.

表 1・3 割込みレベル

レベル	デバイス			
1	未使用			
2	PI/T タイマ			
3	PI/Tパラレル・ポート			
4	M 6800 インタフェース*			
5	ACIA 1*			
6	ACIA 2*			
7	アボート・スイッチ*			

* オートベクタ

メモリ・マップ

表 1・4 メモリ・マップ

	アドレス	
ROM領域	8000000-8000007*	ROM/EPROM 「イニシャル・スタック・ポインタ」 イニシャル・プログラム・カウンタ」 システム RAM [作業領域として使用するシステム・カム]
RAM領域	S000008-S0007FF S000800-S007FFF	システム RAM [作業領域として使用するシステム・カム] ユーザ RAM
ROMファームウェア	S008000-S00BFFF*	ROM/EPROM
11/1/1/1/1/	SOOCOOO-SOOFFFF	使用していない
	S010000-S01003F	PI/T(下位バイト)
	8010040-8010043	ACIA2(下位バイト)
/0 デバイス	1	ACIA1 (上位バイト)
54Kバイト・ページ	S010044-S01007F	拡張用 ACIA
741(11)	S010080-S0100BF	拡張用 PI/T
	S0100C0-S0100FF	拡張用 ACIA
	SOLIOO-SOLFFFF	拡張用 ACIA と PI/T
	5 /	0000 0001 xxxx xxxx x0xx xxx0 Pi/T
		0000 0001 xxxx xxxx x0xx xxxl 使用せず
		0000 0001 xxxx xxxx x1xx xxx0
		ACIA 2
		0000 0001 xxxx xxxx xlxx xxxl
		ACIA1
////////	SOZOOOO-SOZFFFF	使用していない
寺別なデコード信号	S030000-S03FFFF	6800 64K byte ページ [周辺デバイスのインタフェース用
////////	SO40000-SFFFFFF	使用していない
リードのみ		

図 1・6 スピード・マスタ 68K の割込みレベルとアドレス・デコード

Ⅰ 16 ビット・マイクロプロセッサ入門

MC 68020, 浮動小数点演算用コ・プロセッサなどがあります。また,内部がMC 68000 と完全にコンパチブルで,外部バスのみ8ビット構成で,中規模システムのハードウェア・コスト低減とソフトウェア向上の用途として MC 68008 などがあります (12・3 節参照)。

16 ビット・マイクロプロセッサ MC68000 の入門用や学習用として、安価な単 ーボード・コンピュータ "SPEED MASTER 68K" を紹介します。

図 $1\cdot 7$ にスピード・マスタの実線図を示します。また,図 $1\cdot 8$ に ブロック図を示します。

ファームウェア: ファームウェアはプログラム作成とオペレーションを制御し、2個の8K バイト ROM に格納されています。そして、ユーザにデバッグ/モニタ機能、プログラム入力、アセンブラ、逆アセンブラ、I/O機能を提供します。

デバッグ/モニタ:他のモトローラ製品と互換性を持たせるため、用意されているコマンドはすべて MACSbug、VERSAbug のコマンド形式と同一です。デバッグ機能には、メモリ表示/変更、レジスタ表示/変更、プログラム・トレース、ブレーク・ポイント、プログラム実行、データ変換、トランスパーレント・モードなどがあります。

アセンブラ/**逆アセンブラ**: ソース・プログラムが直接ファイル化されないダイナミックなアセンブラ,エディタ・プログラムです.各命令は1行入力するごとに適切な機械語に翻訳され、メモリへ格納され、翻訳された機械語を逆アセンブルし、ニーモニックとオペランドを表示します.

I/O 機能:端末を介してのユーザ・インタフェースのサポートに加え、ファームウェアは他の I/O 機能もサポートします。ホスト・コンピュータからのオブジェクト・プログラムの転送やオーディオ・カセットへのオブジェクト・プログラムの格納と取出しやプリンタの制御などを支援します。




図 1・7 スピード・マスタ 68 K 図




図 1・8 スピード・マスタ 68K ブロック図

(マ ト メ)

1. ハードウェアの特長

- 1) 32 ビット長のデータ・レジスタ
- 2) 32 ビット長のアドレス・レジスタ
- 3) 16M バイト直接アドレス空間
- 4) 56種の強力な基本インストラクション
- 5) ビット, BCD, バイト, ワードおよびロング・ワードのデータ・タイプを サポート
- 6) 14種の強力なアドレッシング・モード
- 7) メモリ・マップド 1/6
- 8) 同期/非同期のバス・サイクル

2. ソフトウェアの特長

- 1) オペレーティング・システム・サポート機能
- 2) 高効率で高級言語によるプログラム処理
- 3) クリーンで拡張性に富むストラクチャ

2. MC 68000の構成

MC68000 のピン数やピン端子名の役割と機能について一覧表で説明し、内部におけるレジスタの数やレジスタ構成を図示し、おのおののレジスタの役割についての概要を説明します。

MC68000は,64ピンのDIP (Dual Inline Package) に収められたHMOS (High Density Short Channel MOS) のVLSのICです.

MC68000 のピン端子番号と信号の関係は図 $2\cdot1$ に示します。また、シグナル名と機能は表 $2\cdot1$ に示します。

各シグナルの詳細な機能については,第 4 章の入/出力の構成を参照してください. V_{CC} 電源は,+5 V 単一電源(最小 2.4 V)で動作します.また,MPU 内部のレジスタはダイナミック RAM と同様な動作になっていますので,データの取扱いとクロック周波数には配慮が必要です.




図 2·1 MPU とピン番号

表 2・1 ピン番号と信号の関係


ピン番号	信号名	機能	形 式
14	Vcc	電 源	入力
49	Vcc	MAR.	/ //
16	GRD	グランド	入力
53	GRD		
15	CLK	クロック	入力
5	DO		
4	Dl		
3	D2		
2	D3		
1	D4		
64	D5		
63	D6		入力/出力
62	D7	データ・ライン	
61	D8		(双方向3)ステート
60	D9		() ()
59	DlO		
58	Dll		
57	D12		
56	D13		
55	D14		
54	D15		
29	A 1		
30	AZ		
31	A 3		
32	A 4		
33	A 5		
34	A 6		
35	A 7		
36	A 8		
37	A 9		
38	AlO		
39	A11		出力
40	Al2	アドレス・ライン	(単方向3)ステート
41	A13		(ステート)
42	A14		
43	A15		
44	A16		
45	A17		
46	A18		
47	A19		
48	A20		
50	A21		
51	AZZ		
52	A23		
6	AS	アドレス・ストローブ	出力
7	UDS	アッパ・データ・ストローブ	出力
8	LDS	ローア・データ・ストローブ	出力
9	R/W	リード/ライト	出力
10	DTACK	データ・トランスファ・アクノリッジ	入力
11	BG	バス・グラント	出力
12	BGACK	バス・グラント・アクノリッジ	入力
13	BR	バス・リクエスト	入力
17	HALT	ホルト	入/出力
18	RESET	リセット	入/出力
19	VMA	バリッド・メモリ・アクセス	出力
20	E	イネーブル	出力
21	VPA	バリッド・ペリフェラル・アドレス	入力
22	BERR	バス・エラー	入力
23	IPL2		
24	IPLI	インタラプト・コントロール	入力
25	IPLO		
26	FC2		
27	FCl	プロセッサ・ステータス	出力
	FCO		


2.2 2 2 2 0 構成

MC68000 の特徴である32 ビット長の合計15 個の汎用レジスタと4 個のコントロール・レジスタは、仕様を十分に満たし、魅力あるチップといえましょう。また、演算レジスタとアドレス・レジスタが分離していることも特徴の一つといえましょう。

68000 のレジスタの構成を機能別に分類しますと、次の5種類に分けられます.
1) データ・レジスタ, 2) アドレス・レジスタ, 3) スタック・ポインタ, 4) プログラム・カウンタ, 5) ステータス・レジスタ.

- [1] データ・レジスタ D0~D7までの8個のデータ・レジスタを備え, 1,8,16,32 ビットのおのおののデータ・オペランドをサポートします。また, 演算や転送などの各命令オペランドサイズは,B=バイト(8 ビット),W=ワード(16 ビット),L=ロング・ワード(32 ビット)があります。そして,バイトやワードの下位ビットをソース・オペランドする場合や行先オペランドの場合は, 該当部分が変わり,残り上位ビットは使われません.
- [2] アドレス・レジスタ $A0 \sim A6$ までの7個のアドレス・レジスタを備え、アクティブ・スタック・ポインタとともに、32 ビットのアドレス・オペランドをサポートします。 $A0 \sim A6$ は汎用インデックス・レジスタとして用い、アドレス・モードとともに全アドレス空間を柔軟に用いることができます。アドレス・レジスタのアクセスは、ワード(16 ビット)かロング・ワード(32 ビット)のどちらかを用います。したがって、バイト・サイズのオペランドは使用できませんので注意してください。
- [3] スタック・ポインタ A7のスタック・ポインタは、16 ビットのユーザ・スタック・ポインタと16 ビットのスーパバイザ・スタック・ポインタの2種類を備え、どちらか一方のステートで動作します。また、スーパバイザ状態でシステム・スタック・ポインタとして働き、トラップや割込み時のプログラム・カウンタとステータス・レジスタのスタックにも有効です。





2 MC68000 の 構 成

- [4] プログラム・カウンタ (PC) 32 ビットのプログラム・カウンタは、プログラム制御や実行アドレスのジャンプやデータ参照が行えます。32 ビット中24 ビットが外部で使用できる範囲です。したがって、生成アドレスは\$000000~\$FFFFFFF までです。
- [5] **ステータス・レジスタ** (SR) 16 ビットのステータス・レジスタはシステム・バイトとユーザ・バイトに分かれており、ユーザ・バイトの下位 5 ビット (ビット 0~4) をコンディション・コード (条件フラグ) ともいっております。
 - C (キャリー): Bit 0
- (1) 加算でオペランドの最上位ビットからキャリー (桁上げ) が出ると "1" にセット.
 - (2) 減算でボロー(桁下げ)が出ると"1"にセット.
 - ♥ (オーバフロー): Bit 1

加減算によってオーバフローがあれば"1"にセット.

- Z (ゼロ): Bit 2
- (1) オペレーションの結果が"ゼロ"の場合に"1"にセット。
- (2) ゼロ以外のときはZフラグは "0" にクリアされる.
- N (ネガティブ): Bit 3
- (1) 8 (バイト), 16 (ワード), 32 (ロング・ワード) の演算結果の最上位 ビットが "1"(負) であった場合に "1"にセット.
 - (2) それ以外の場合, N フラグは "O" にクリアされる.
 - X (エクステンド): Bit 4
- (1) 加減算,ネゲート,シフトなどでキャリー(C)ビットと同じように変化し,"1"にセットする.
- (2) データ移動時には変化しない.
- I₀, I₁, I₂ (割込みマスク):Bit 8~10

割込み優先順位をこの3ビットの構成で決定し、優先順位は7が最も高く、1が最下位です(表 $2\cdot2$ 参照).

- S (スーパバイザ): Bit 13
- (1) S=1 のときスーパバイザ・ステート (特権状態で,上位にある).

- (2) S=0 のときユーザ・ステート (特権状態でも下位に位置します).
- T (トレース・モート"): Bit 15

T=1 のときデバッグ機能によりシングル・ステップでテスト中のプログラムの実行をモニタできます。




図 2・4 ステータス・レジスタ

次 4・4 割込のマスクとカード・シブの関係										
割込みマスク	12	l _i	l _o	割込み優先度		割込み内容				ベ ク タ アドレス (Hex)
7	1	1	1	1位	LEVEL7	INTRRUPT	AUTO	VECTOR	31	07C
6	1	1	0	2位	LEVEL6		#		30	078
5	1	0	1	3位	LEVEL5		#		29	074
4	1	0	0	4位	LEVEL4		#		28	070
3	0	1	1	5位	LEVEL3		"		27	06C
2	0	1	0	6位	LEVEL2		#		26	068
1	0	0	1	7位	LEVEL1		H		25	064

表 2・2 割込みマスクとオートベクタの関係




図 2・5 68000 と 6800 周辺デバイスをインタフェースしたときのタイミング

・メモリの構成

MC68000 が持つ 16M バイトのメモリ構成や、メモリの区分、割付けについて述べ、そのメモリ内で扱われるデータ構成とデータ転送について説明します。 また、スタックやキューの概念を述べ、実際の使用について考察しました。 MC68000 が持つ 16M バイトのメモリ構成や、メモリの区分、割付けについて述べ、そのメモリ内で扱われるデータ構成とデータ転送について説明します。
また、スタックやキューの概念を述べ、実際の使用について考察しました。

MC68000 は、 $A1 \sim A23$ までの 23 本のアドレス出力ピンと、プロセッサ内部 の A0 信号により、 2^{24} バイト=16 M バイトのアドレス空間を直接アクセスする ことができます。


この $16 \, \mathrm{M}$ バイトのアドレス空間は,連続した $8 \, \mathrm{M}$ ワードの構成(図 $3 \cdot 1$ 参照)か,あるいは $4 \, \mathrm{M}$ のロング・ワード構成をとることができます.

MC68000 は,他のプロセッサに見られる I/O などの命令はなく,メモリ・マップド I/O 方式(I/O などのデバイスとのデータ・アクセスにおいて,I/O を特に意識することなく,I/O デバイスをメモリ内に割り付け,見かけ上メモリ to メモリの転送として処理する方式)をとり,ページング・セグメンテーション(アドレス空間を,ある基準に基づいて区分する方法)を用いないために,直接 16M バイトのメモリ構成のどこにでも I/O アドレス領域を複数に割り付けることが可能です.

16M バイトのアドレス空間のうち、16 進HEX アドレスで $000 \sim 0$ FF までが、システムの例外処理ベクタ・アドレス・テーブルに割り付けられ、また、 $100 \sim 3$ FF までがユーザの割込みベクタ・アドレス・テーブルに割り当てられています。したがって、ユーザに開放されているアドレスは $000400 \sim FFFFFFFF$ となります(図 $3\cdot1$ 参照)。

MC68000 は、前述した3本のファンクション・コード出力信号を四つに分類します。よって、ファンクション・コード出力信号を外部メモリのチップ・イネーブルとして用いることで、最大64M バイトのメモリ領域をアクセスすることができます。

また、FC2 出力信号を図 $3\cdot 2$ で示すようにチップ・イネーブルとして用いる場合、メモリ・プロテクションをすることが可能です。




8 7 ワード・アドレス15 8000000 8000002 S000004 S000006 8000008 S00000A • EVEN バイト・アドレス・アクセス S00000C AO = 0SOCOODE 8000010 UDS = 0 S000012 LDS = 0 8000014 • ODD バイト・アドレス・アクセス SFFFFEE AO = 1SFFFFFO $\overline{\text{UDS}} = 1$ SFFFFF2 LDS=0 SFFFFF4 SFFFFF6 SFFFFF8 SFFFFFA SFFFFFC SFFFFFE EVEN ODD バイト・ バイト・ アドレス アドレス 図 3・2 メモリ・マップ


3・2 メモリ内のデータ構成と使用

メモリ空間内のデータは、バイト、ワードおよびロング・ワードのデータ・サイズでアクセスされます。また、命令および複数バイト・データは、ワード単位でのみアクセスされます。メモリ内のデータ構成を図3・3に示します。

- (1) バイト単位のデータ構成:メモリ内をバイト単位のデータ系列として扱う場合、上位バイト (バイト 0) は偶数アドレス N で指定され、下位バイト (バイト 1) は奇数アドレス N+1 で指定されます。
- (2) **ワード単位のデータ構成**: メモリ内をワード単位のデータ系列として扱う場合, ワード・データは必ず偶数アドレスによりアクセスされます. 例えば, ワード 0 のデータはアドレス N により指定され, 次のワード・データ; ワード 1 はアドレス N+2 により指定されます.
- (3) ロング・ワード単位のデータ構成:メモリ内をロング・ワード単位のデータ系列として扱う場合、上位ワード (ワード(H)) はアドレスN で指定され、下位ワード (ワード(L)) はアドレスN+1 で指定されます.

MC68000 がバイト単位のデータをアクセスするときのブロック図を図 $3\cdot4$ に示します。このとき,アドレス・バス $A1\sim A23$,データ・バス $D0\sim D15$ のほかに,制御ラインとして R/\overline{W} , \overline{LDS} , \overline{UDS} ラインを用いてデータ転送を実行します。メモリは,偶数番地メモリと奇数番地メモリに分類され,それぞれ \overline{LDS} , \overline{UDS} をアクティブ "LOW" のセレクタ入力としています。 R/\overline{W} 線は,データ・バス上のデータの方向を決め, \overline{UDS} 線により,偶数アドレスの $D8\sim D15$ の 1 バイト転送を可能にし, \overline{LDS} 線により,奇数アドレスの $D0\sim D7$ の 1 バイト転送を可能にしています。したがって,プロセッサ内部ではオペコード(命令)を読み取り,オペランド(転送データ)が偶数アドレスのバイト・データ,奇数アドレスのバイト・データ,ワード・データのいずれかを判断して,表 $4\cdot1$ に示された論理レベルを \overline{UDS} , \overline{LDS} 線に出力することになります。





3・3 スタックの構成

スタックとは、後入れ先出し(LIFO)の性格を持った配列データ構造のメモリ領域をいいます。MC68000 では、アドレス・レジスタ間接、ポストインクリメント・アドレッシング・モードおよびプリデクリメント・アドレッシング・モードによりスタックをサポートします。データをスタックにセーブすることをプッシュ(push)といい、スタックからデータを引き出すことをプル(pull)といいます。システム・スタックは,例外処理や命令により自動的に使用され、ユーザ・スタックはアドレッシング・モードを用いて作成され操作されます。スタックへのプッシュ・プルは、スタック・ポインタを参照して行います。

[1] システム・スタック アドレス・レジスタ A7 が、システム・スタック・ポインタとして使用されます。また、ステータス・レジスタの "S" ビットの状態に応じ、スーパバイザ・スタック・ポインタ (SSP) あるいはユーザ・スタック・ポインタ (USP) として役目を果たします。すなわち、スーパバイザ・モードでは SSP としてのみ働き、ユーザ・モードでは USP としてのみ働くことを示し、一方のモードにおいて双方のスタック・ポインタのアクセスを防いでいます。

トラップや割込みなどの例外処理において、アドレス・レジスタ A7 はスーパバイザ・スタック領域へセーブされます。

ユーザ・モードで用いられるRTS 命令などにより、A7 はユーザ・スタック・ポインタとして自由に使用できます。スタック操作は一般にワード単位で行い、システム・スタック内のデータ配列をワード構成に保っています。このため、バイト・データのスタック操作では、上位半分が使用され、下位半分は使用されません。

[2] **ユーザ・スタック** システム・スタックが、例外処理やRTS 命令などにより自動的にスタック操作を行うのに対し、ユーザ・スタックは、アドレス・レジスタ (AO~A6) をスタック・ポインタとして利用し、ポストインクリメントおよびプリデクリメントのアドレス・レジスタ間接アドレッシング・モードを

すてられた 2本のスカ

, ·

使用することにより作成され操作されます.





図 3・5 ポストインクリメントを用いたプッシュ操作 ブー(はご))



MOVEM DO-D3,-(A6)

図 3・6 プリデクリメントを用いたプッシュ操作

3・4 学生主命の構成学生を発展する場合の

キューとは、先入れ先出し(FIFO)で用いられる配列データ構造のメモリをいいます。MC68000では、ポストインクリメントまたはプリデクリメント・アドレス・レジスタ間接のアドレッシング・モードを利用することにより、ユーザのキューを作成し操作することができます。

キューは、データを先端から取り入れ、終端から取出しを行うために2個のアドレス・レジスタ(AO~A6のうち2個)を使用します。終端を指すアドレス・レジスタをプット・ポインタと呼び、先端を指すアドレス・レジスタをゲット・ポインタと呼びます。

また、プット・ポインタのアドレス更新とともにゲット・ポインタの指すアドレスも更新され、常にポインタ間のバッファ容量を一定に保ちます.

- 1447 セルマー Port to April 10 pp 1 Minute Provide Control (大) かったいかったいからない。 ないはの。




図 3・7 スーパバイザ・メモリ・アクセスにおけるユーザ保護




図 3・8 アドレスの上位へ向うキュー操作




図 3・9 アドレスの下位へ向かうキュー操作




図 3・10 デュアル・メモリ・マップ

4. 入/出力の構成

68000 全体の入出力信号を図示し,入出力に関するシグナル名と,その機能について説明しています。データ・バスとデータ・ストローブの関係や,何種類かのバス・サイクルとシグナルの関係,およびデータ転送の関係も図示しています。

\$\text{\$\frac{1}{2}\text{\$\frac{1}\text{\$\frac{1}{2}\text{\$\frac{1}{2}\text{\$\frac{1}{2}\text{\$\frac{1}{2}\text{\$\frac{1}{2}\text{\$\frac{1}{2}\text{\$\frac{1}{2}\text{\$\frac{1}{2}\text{\$\frac{1}{2}\text{\$\frac{1}{2}\text{\$\frac{1}{2}\text{\$\frac{1}{2}\text{\$\frac{1}\text{\$\frac{1}\text{\$\frac{1}\text{\$\frac{1}\text{\$\frac{1}\text{\$\frac{1}\text{\$\frac{

入/出力におけるバス・シグナルは、機能別にアドレス・バスとデータ・バスの 二つの機能に分けられます。アドレス・バスとデータ・バスは、それぞれ独立し た並列バスであり、非同期動作と MC 6800 系の同期式でデータを転送(送/受信) します。またどのようなバス・サイクルでも、バス・マスタは、すべての信号動 作をそのバス・サイクル内で完了させなくてはなりません。

68000MPU と外部デバイス間のデータは、16 本のデータ・バス(D0~D15)を通して行われます. したがって、メモリや入/出力間でやりとりできるデータは最大16 ビットです. また、16 ビットより大きいデータを転送するためには、2回以上の転送が必要となります.

[1] データ・バス

- D0 からD15 のデータ・バスは、16 ビットの双方向性3 ステート・バスです。
- ・バイト長やワード長のデータ転送(送/受信)を行います。
- 割込みアクノリッジ・サイクル中は、外部チップからデータ・ラインDO~D7 にベクタ番号が入ります。

[2] アドレス・バス

- Al から A23 のアドレス・バスは, 23 ビットの単方向性 3 ステート・バス です。
- 16M バイト (16 777 216 バイト) または8M ワード (8 388 600 ワード) の データを直接アドレス可能です。
- アドレス・ストローブライン(AS)をアサートすることによりアドレス・バスに意味のあるアドレスを示します。
- 割込みサイクルを除いたすべてのサイクルにおいて、バス・オペレーション 用のアドレスを決定します ($6\cdot1$ 節の割込み参照).




図 4·1 MC68000の入/出力信号

表 4・1 データ・バスのデータ・ストローブ・コントロール

	UDS	LDS	R/W	D8~D15	D0~D7	
	H	H	-	(意味なしデータ)	(意味なしデータ)	
. (L	L	H	データ・ビット8~15	データ・ビット0~7	
Read	H	L	H	(意味なしデータ)	データ・ビット 0~7	
l	L	H	H	データ・ビット8~15	(意味なしデータ)	-> 8~15 7:25201617
1	L	L	L	データ・ビット8~15	データ・ビット0~7	
Write	H	L	L	(データ・ビットの-7)	データ・ビット 0~7	0~7ではないかつ
	L	M	L	データ・ビット8~15	(データ・ビット8~15)	- OAL STANDE
						,

CPUからはデータかはてるけど メモリ (or パリフェラル)では 見り取らない、ということかな?

高い、 A·2 字グス・コントロール・シグサリビ

バス・コントロール・シグナルは、二つの機能に大別でき、それぞれ5種類の非同期式バス・コントロール信号と3種類のバス・アービトレーション・コントロール信号があります。

[1] 非同期式バス・コントロール信号

 $\overline{\mathbf{AS}}$ (アドレス・ストローブ): この出力信号がアクティブのときは、アドレス・バス上に有効なアトレスが存在していることを示します。

 $\mathbf{R}/\overline{\mathbf{W}}((\mathbf{U}-\mathbf{F}'/\mathbf{D}\mathbf{T}\mathbf{F})$: この出力信号は、データ・バスの転送がリード・サイクル (\mathbf{L}) かライト・サイクル (\mathbf{L}) かを示します.

 $\overline{\mathbf{UDS}}$, $\overline{\mathbf{LDS}}$ (上位/下位データ・ストローブ): この出力信号は,データ・パス上のデータのバイト単位やワード単位を指定し, $\mathbf{R}/\overline{\mathbf{W}}$ シグナルとともに動作します.

DTACK (データ転送アクノリッジ): この入力信号は、データ転送が完了していることを示します. また、MPU がリード・サイクルやライト・サイクル中に**DTAK** を認知すると、データをラッチしてバス・サイクルを終了させます.

[2] バス・アービトレーション・コントロール信号

 $\overline{\bf BR}$ (パス・リクエスト):この入力信号は、他のデバイスがバス・マスタになることを MPU に要求していることを示し、すべてのバス・マスタとなりうるデバイスをワイヤート OR にします。

BG (バス・グラント): この出力信号は、MPU のバス・サイクルの終了した 時点でバス制御を解除し、他のデバイスのバス・マスタの要求を移すことを示し ます。






図 4・2 ワード・リード・サイクル・フローとタイミング








図 4・4 バス・アービトレーション・サイクル・フローとタイミング

4 入/出 力 の 構 成




図 4・5 リード・モディファイ・ライト・サイクル・フローとタイミング

[3] バス・アービトレション

バス・アービトレションは,プロセッサと外部デバイス間でのやりとりに,バス要求 (\overline{BR}) ,バス・グラント (\overline{BG}) ,バス応答 (\overline{BGACK}) の三つのシグナルにて制御されています.

バス・アービトレション・ユニットの状態図を図4.6に示します。

a. バス要求(\overline{BR}) バス・マスタになりうる外部デバイスは,バス要求信号(\overline{BR})をアサートすることによって,プロセッサに外部デバイスが外部バスのコントロールを要求していることを知らせます.

b. NZ ・ NZ ・ NZ ・ NZ NZ

c. バス・マスタの応答(\overline{BGACK}) バス・グラントがアサートされると要求を出した外部デバイスは,バスマスタ応答(\overline{BGACK})をアサートし新しいバスマスタとなります.

プロセッサ・バス・サイクルにおけるバス・インアクティブどきの特殊例としておのおののバス・アービトレションについて説明します.




図 4·6 MC68000バス・アービトレーション・ユニット図

4 入/出 力 の 構 成

図4・7は、プロセッサのバス・サイクル内でのバス・アービトレーションのタイミング図で、バス要求デバイス信号をアサートし3ステートからのバスの解放とプロセッサの次のバス・サイクルまでを示します。

図 4·8 は、バスがインアクティブなときのバス・アービトレーションのタイミング図で、乗算や割算命令などの内部動作実行時のシーケンスを示します.

図 $4\cdot 9$ は,プロセッサのバス・サイクルの特別な場合のバス・アービトレーションのタイミング図で,MPU がバス・サイクルを開始したが,まだアドレス・ストローブ信号 (\overline{AS}) がアサートされていないときにバス要求が起きてもバスグラントは次の立ち上がりではアサートされず,内部でのアサートから二つ目の立ち上がりでバスグラントがアサートされます.




図 4.7 プロセッサ・バス・サイクルにおけるバス・アービトレーション




図 4.8 バス・インアクティブにおけるバス・アービトレーション




図 4・9 特殊例のプロセッサ・バス・サイクルにおけるバス・アービトレーション

4.3 MPUコントロール・シグナル

MPU コントロール・シグナルは割込みコントロール,システム・コントロール,68 系コントロールの3種類の機能に分けられ,それぞれが3種類の割込みコントロール信号,3種類のシステム・コントロール信号と,3種類のMC6800系コントロール信号があります.

差級遊游遊水道水方子 产生产中的品流产品 可能有的原源之中产品的

[1] 割込みコントロール信号

IPL0, **IPL1**, **IPL2**: 3 本の入力信号は、外部から割込みを要求するデバイスの優先レベルを決めるものです。 **IPLO** が最下位ビット、 **IPL2** が最上位ビットで、レベル"1"がもっと低位で、レベル"7"が最優先レベルを示します(図2・5 参照)。

[2] システム・コントロール信号

BMERR (バス・エラー): この入力信号は、実行中のバス・サイクルに問題が 生じたことを MPU に知らせます。

RESET (リセット): この双方向信号は、外部からのリセット信号で MPU をリセットしたり、RESET 命令で MPU で作成されたリセット信号で他の外部デバイスをリセットします。

HALT (ホルト): この双方向信号は、外部からホルト信号を受け取ると、MPU は動作中のバス・サイクルを完了した時点で停止します。また、MPU がダブル・バス・ホルト状態で命令実行を停止したときは、MPU はホルト信号を出し、外部デバイスに対して MPU が停止したことを示します。

[3] 68系コントロール信号

 \mathbf{E} (イネーグル):この出力信号は、MC6800系の周辺デバイスが使用する同期用クロック信号です。




図 4・10 リセット・オペレーションのタイミング




図 4・11 リセットとホルト回路

4 入/出 カ の 構 成

VPA (バリッド周辺アドレス):この入力信号は、MPU がアクセスするデバイスと MC6800 系デバイスのアドレスです。また、外部割込みアクノリッジ・サイクルで、MPU の割込み処理にあたって自動ベクタ動作を行うよう指示します。

 \overline{VMA} (バリッド・メモリ・アドレス):この出力信号は,MC 6800 系周辺デバイスに対して,アドレス・バスに有効アドレスがあることを示します.また,MPU がイネーブルと同期していることを示します.

MC68000 のホルト入力信号は、ホルト(HALT)、ラン(RUN)、シングル・ステップ(SINGLE-STEP)機能を備え、1)アドレス・ライン、2)データ・ライン、3)ファンクション・コードなどの3 ステート信号をハイ・インピーダンスにします。なお、MPU がホルトを受け付けている間は、バス・アービトレーションは通常と同じ動作をします。

ホルト機能とハードウェアによる機能を用いることにより、ハードウェア・デ





図 4·12 MC6800 系のインタフェース例

4 入/出 カ の 構 成

バッガ (シングル・ステップ・モード) でプロセッサを1 バス・サイクルまたは1 命令ずつトレースすることにより、これらの機能やソフトウェア・デバッグ機能などフレキシビリティのある高いデバッグ能力を備えています。



+ 5 V RUN + 5 V SINGLE RUN STEP モード +5V (To Processor) ・ オープン・コレクタ・デバイス SINGLE STEP WAIT STEP STEP AS (From Processor)

図 4・14 シングル・ステップ回路

4•4 MPU ステータス・シグナルとクロック

プロセッサのメモリ・アクセス状態と割込み受付けを示す3種のステータス信号,別名ファンクション・コードともいい,外部デバイスに対して68000の動作状況を伝えます.

[1] プロセッサのステータス信号

FC0, FC1, FC2: 3本の出力信号は、ユーザ・データか、ユーザ・プログラムか、スーパバイザ・データか、スーパバイザ・プログラムか、または割込みアクノリッジか、のいずれを指定しているのかを外部デバイスに示します。また、FC0~FC2 信号で示される情報は、 \overline{AS} シグナル(アドレス・ストローブ)がアクティブであれば常に有効です(表 $4\cdot2$ 参照).

[2] クロック入力

CLK: クロック入力は、TTL とコンパチブルな信号であり、一定周波数の信号(50%のデューティ・サイクルが望ましいですが)であれば、特別なクロック・ドライバを用意することなく用いることができます。クロック・パルス回路例を図4・15に示します。

68000 では、4MHz(68000L4)、6MHz(68000L6)、8MHz(68000L8)、10MHz(68000L10)、12MHz(68000L12)の各パージョンがあります.

[備考] 68×××L×; セラミック・パッケージ

68×××P×; プラスチック・パッケージ

68×××ZB×; チップキャリヤ・パッケージ

表 4・2 ファンタション・コードと機能の関係

/ c = 14 L 14 L

FC2	FCl	FCO	サイクル・タイプ(機能)
0	0	0	
0	0	1	ユーザ・データ
0	1	0	ユーザ・プログラム
0	1	1	
ī	0	0	
1	0	1	スーパバイザ・データ
1	1	0	スーパバイザ・プログラム
1	1	1	割込みアクノリッジ




図 4・15 クロック・パルス供給回路

8 ビット MPU6800 は、同期式のデバイスとしかデータの送受信ができません でしたが、16 ビット MPU68000 では、同期式でも非同期式でも両方式のデバイ スとインタフェースが可能です。

つまり、アクセス・タイムの遅いものには、それなりにゆっくりと、アクセス・タイムの速いものには、それなりに速く合わせるというように、実行速度を順応させることができます.

68000 は、データ転送において通常のリード・サイクルとライト・サイクル、マルチ・プロセッサ構成時のリード・モディファイ・ライト・サイクル、6800 周辺サイクルなどがあります。

リード・サイクル: リード・サイクルは、プロセッサがメモリや周辺デバイスから複数のバイト・データを受け取るサイクルです。1) ワード・リード・サイクル、2) パイト・リード・サイクル、3) ワード・パイト・サイズ・リード・サイクルなどがあります。

AO ビット "O" は上位データ・ストローブ (UDS) を出力.

AO ビット "1" は下位データ・ストローブ (\overline{LDS}) を出力.


ライト・サイクル: ライト・サイクルの時間内で、プロセッサはメモリや周辺 デバイスに複数のバイト・データを送り出すサイクルです。1) ワード・ライト・サイクル、2) バイト・ライト・サイクル、3) リード・モディファイ・ライトサイクルなどがあります。

AO ビット"O"は上位データ・ストローブ(UDS)を出力.


AO ビット"1"は下位データ・ストローブ(LDS)を出力.

[1] 非同期式バス・コントロール データ転送のコントロールは、2本の制御シグナルである $\overline{\text{UDS}}$ と $\overline{\text{LDS}}$ によって、バイト単位やワード単位のデータを指定します。

通常のリード・サイクルは**4クロック**・サイクルが必要であり、ライト・サイクルのときは**5クロック**・サイクルが必要です。



[2] 同期式バス・コントロール MC6800 系のバスサイクルは、6800 系周辺デバイス (PIA や ACIA) が使用できるように、同期式バス・サイクルを非同期式の68000 バス・サイクルに変更させます。インタフェースするための同期式バス制御ラインは、 \mathbf{E} と非同期式バス信号 $\overline{\mathbf{DTACK}}$ に代わる信号として $\overline{\mathbf{VPA}}$ 、そして $\overline{\mathbf{VMA}}$ の3種類のシグナルです(図 $2\cdot5$ 、図 $4\cdot12$ 参照)。



クロックの見方

 S_0 (ステート O): バス・サイクル開始時の1番目のクロックが"H"の時間

 S_1 (ステート 1): パス・サイクル開始時の1番目のクロックが "L" の時間

 S_2

 $S_n(ステートn): n番目のクロック$

 \dot{S}_W (ステート W): デバイスからの応答をプロセッサが待つ時間

クロックとバス・サイクルの関係

クロックとバス・サイクルの関係

クロック 周 波 数	周期	リード・ サイクル	ライト・ サイクル
4 MHz	250ns125ns 125ns	1 000ns	1 250ns
8 MHz	125ns 62.5ns 62.5ns	500ns	625ns
10 MHz	100ns 50ns 50ns	400ns	500ns

う。 アドレッシング・モード

68000 の特長であるアドレッシング・モードは、モードを多数備え、アドレス計算や転送命令の省略化による効率良いプログラミングの作成と速度の向上を提供します。
7種類のアドレス・モードを各モード単位で具体例にて図示し、配列データ処理法、プログラムの再配置法、レジスタの自動的な増減法、メモリ・スタックの作成法などを解説しています。

各命令のオペランドのバリエーションを決定するのに必要な要素として,アドレッシング・モードがあげられます。68000 のアドレッシング・モードは六つの基本グループに分けられ,総計14種類のアドレッシング・モードを備え,その種類の豊富さと柔軟さによって,プログラミングのステップ数の省略や効率の向上,実効速度の向上ができます。また,繁雑になりがちなものも整然とした管理につながっていきましょう。

14 種類のアドレッシング・モードは、2 種のレジスタ直接、5 種類のレジスタ間接、2 種類のアブソリュート、2 種類のプログラム・カウンタ相対、2 種類のイミディエート、1 種類のインプライドを備えています (表 $5\cdot1$ 参照).

ほとんどの命令では、オペランドの位置はオペレーション・ワードの実行アドレス・フィールドを使用します。実行アドレス・フィールドは、レジスタ・フィールド (ビット $0\sim2$) とモード・フィールド (ビット $3\sim5$) からなっています。 レジスタ・フィールドはレジスタ番号を指定し、モード・フィールドは、いろいろなモードを選択します(表 $5\cdot2$ 参照).

15					10					5	2	0
**		v		.,			v	Y	.,	実効プ	アドレス	
Х	Х	X	Х	Х	Х	Х	Х	X	Х	モード	レジス	タ

図 $5 \cdot 1$ 単一実効アドレス命令のオペレーション・ワードの一般的な型

5 アドレッシング・モード

表 5・1 基本グループとアドレッシング・モード

基本型	€ - F	機能
レジスタ直接	 データ・レジスタ直接 アドレス・レジスタ直接 	$EA = D_n$ $EA = A_n$
レジスタ間接	 3) アドレス・レジスタ間接 4) ポストインクレメント 5) プリデクレメント 6) オフセット付き 7) インデックスおよびオフセット付き 	$\begin{aligned} & EA = (A_n) \\ & EA = (A_n), A_n \leftarrow A_n + N \\ & A_n \leftarrow A_n - N, EA = (A_n) \\ & EA = (A_n) + d_{16} \\ & EA = (A_n) + (X_n) + d_8 \end{aligned}$
ア ブ ソ リュート (絶対)	8) アプソリュート・ショート 9) アプソリュート・ロング	EA=(次のワード) EA=(次の2ワード)
プログラム・カウン タ相対	10) オフセット付き 11) インデックスおよびオフセット付き	EA = (PC) + d ₁₆ EA = (PC) + (X _n) + d ₈
イミディエート	12) イミディエート 13) クイック・イミディエート	DATA=次のロード Inherent DATA
インプライド(合意)	14) インプライド・レジスタ	EA=SR, USP, SP, PC

EA=実効アドレス An=アドレス・レジスタ Dn=データ・レジスタ SR=ステータス・レジスタ PC=プログラム・カウンタ

Xn=インデックス・レジス タとして用いられるア ドレス・レジスタまた はデータ・レジスタ ()=内容

d8=8ビット・オフセット $d_{16} = 16 \, \text{Eurh} \cdot \text{ADEuh}$ N=1(バイトのとき)

2(ワードのとき) 4(ロング・ワードのとき)

表 5・2 アドレッシング・モードのコード別コード表

アドレス・モード	モード	レジスタ
データ・レジスタ直接	000	レジスタ番号
アドレス・レジスタ直接	001	レジスタ番号
アドレス・レジスタ間接	010	レジスタ番号
ポストインクレメント・アドレス・レジスタ間接	011	レジスタ番号
プリデクリメント・アドレス・レジスタ間接	100	レジスタ番号
ディスプレースメント・アドレス・レジスタ直接	101	レジスタ番号
インデックス・アドレス・レジスタ間接	110	レジスタ番号
アブソリュート(絶対)・ショート	111	000
アブソリュート(絶対)。ロング	111	001
ディスプレースメント・プログラム・カウンタ	111	010
インデックス・プログラム・カウンタ	111	011
イミディエート/ステータス・レジスタ	111	100

レジスタ直接モードには、データ・レジスタ直接とアドレス・レジスタ直接の 2 種類があります。実効アドレッシングは、8 個のデータ・レジスタ(DO \sim D7)または 8 個のアドレス・レジスタ(AO \sim A7)の中のいずれか 1 個をオペランドとして指定できます。

[1] **データ・レジスタ直接** オペランド・データは、実効アドレス・レジスタ・フィールドで指定したデータ・レジスタに格納されます.

機 能:EA=Dn

PTL 表記:Dn

モード:000

レジスタ:n

データ・レジスタ Dn: オペランド

例 MOVE DO,\$1000

[2] **アドレス・レジスタ直接** オペランド・データは,実効アドレス・レジスタ・フィールドで指定したアドレス・レジスタに格納されます.

機 能:EA=An

PTL 表記:An

モード:001

レジスタ:ュ

アドレス・レジスタ An: オペランド

例 MOVE A4,\$202000




図 5・2 データ・レジスタ直接アドレッシング




図 5・3 アドレス・レジスタ直接アドレッシング

5.3 ルジスタ間接モード

レジスタ間接アドレッシング・モードは、データはメモリに格納されており、 オペランドでそのデータのアドレスを指定します。レジスタ間接モードとして次 の5種類があり、どのモードを用いるかによって実効アドレスとアドレス・レジ スタの関係が決定されます。

- 1) アドレス・レジスタ間接,2) ポストインクリメント・アドレス・レジスタ間接,3) プリデクリメント・アドレス・レジスタ間接,4) オフセット付きアドレス・レジスタ間接,5) インデックス・アドレス・レジスタ間接
- [1] **アドレス・レジスタ間接** 5種類のモード中で最もシンプルな型であるアドレス・レジスタ間接モードは、オペランド・データを示すアドレス・レジスタ・フィールドで指定されるアドレス・レジスタに格納され、ジャンプ命令(JMP) やジャンプ・サブルーチン命令(JSR) を除いて、オペランドによってデータ位置を示します。

機 能: EA=(An)
PTL 表記: An@
モード: 010

MOVE(AO), DO [MEMORY] マシン語 0011 0000 0001 0000 MPU レジス データ・ \$2000 4321 MOVE 16 15 0 レジスタ 直接 AO XXXX 2000 WORD 16 15 レジスタ 番号 "O" アドレス DO XXXX 4321 ・レジス タ間接 OWL 3010

図 5・4 アドレス・レジスタ間接

* DETECTING A 16-BIT PALINDROME	FOR S ADS T IT R IS D E, TILL B ILL	CMP.B DO.D1 *IF MSB OF TST WRD=MIRROR IMAGE OF LSB SEQ 16(SP) *THN \$FF> 16(SP), ELS 00> 16(SP) RTS END	THE ADDITION
MCGGGCCC ASM	00001000 48E7E000 3010 E248 E351 510AFFFA	010 B200 012 57EF0010 016 4CDF0007 01A 4E75 TOTAL BRRORS	OOLOOB PAT.CHK
0		001010 001012 001016 00101A .** TOTA	

PALINDROM チェック・プログラム例

5 アドレッシング・モード

レジスタ:n アドレス・レジスタ An: メモリ・アドレス メモリ・アドレス: オペランド

例 MOVE(AO),DO

ポストインクリメントとプリデクリメントは、実行した後にアドレス・レジス タの値を増したり減らしたり自動的に更新し、メモリのデータを他の場所に、増 加するアドレス順や減少するアドレス順に転送するのに有効です.

[2] **ポストインクリメント** オペランド・データを示すアドレスは、レジ スタ・フィールドで指定されるアドレス・レジスタに格納されます. 命令を実行 した後に指定されたアドレス・レジスタでバイト、ワード、ロング・ワードのデ ータ・サイズの指定に応じて、指定されたアドレス・レジスタを1 (バイト)、 2 (ワード), 4 (ロング・ワード) を加算します。

機能: An=An+N, EA=(An)

RTL 表記:An@+

モード:011

レジスタ:n




図 5.5 ポストインクリメント付きアドレス・レジスタ間接

アドレス・レジスタ

① オペランド長さ1,2,4

例 MOVE (A4)+,\$3000

[3] プリデクリメント オペランドのアドレスは、レジスタ・フィールドで指定されるアドレス・レジスタに格納され、命令を実行する前に指定されたアドレス・レジスタで、バイト、ワード、ロング・ワードのデータ・サイズの指定に応じて、指定されたアドレス・レジスタを1 (バイト),2 (ワード),4 (ロング・ワード)を減算します.

機 能:An=An-N,EA=(An)

RTL 表記:An@-

モード:100

レジスタ:n

例 MOVE -(A3),\$3000





図 5・6 プリデクリメント付きアドレス・レジスタ間接

[4] オフセット付きアドレス・レジスタ間接 このアドレス・モードは, アドレス・レジスタの内容と16 ビット変位付き整数の和がオペランド・アドレスを示します.

5 アドレッシング・モード



機 能: EA=(An)+d


RTL 表記:An@(d)


モード:101

レジスタ:n

アドレス・レジスタ AO に先頭アドレス "2000" とすると、命令を実行することにより、先頭アドレスにオフセット "200" が加わり、実効アドレス "\$200" となって、アドレス内容 "1234" をアドレス "\$4000" 番地に転送します。

[5] インデックスおよびオフセット付きアドレス・レジスタ間接 このアドレス・モードは、アドレス・レジスタと符号拡張された8ビットの変位とインデックス・レジスタの和がオペランド・レジスタを示します。図 $5\cdot 8$ のようなフォーマットの1ワードの拡張ワードが必要です。





機 能:EA=(An)+(Ri)+d

RTL 表記: An@(d,Ri.W)

An@(d,Ri,L)

モード:110

イデラスは 16or 32 どれか発択できます。

レジスタ:n




図 5・10 オフセット付きアドレス・レジスタ間接




図 5・11 インデックスおよびオフセット付きアドレス・レジスタ間接

アブソリュート・アドレッシングは、ショートとロングの二つがあり、レジス タ番号の代わりに実効アドレス・フィールドを使用して,特定のアドレッシング・ モードを指定します.


QHOON TO THE TO THE TO THE TO THE TO WAS IN TO THE TO AND TO AND THE AND THE WAS AND THE

[1] アブソリュート・ショート このオペランド・アドレスは、拡張ワー ドに格納され、拡張ワードは16ビットであり、命令実行前に符号により拡張され ます。このアドレッシング・モードは、1ワードの拡張ワードが必要です。

機 能:EA given

RTL 表記: XXX, W

モード: 111 レジスタ:000




[2] **アブソリュート・ロング** このアドレッシング・モードは、操作ワー ドの後の2ワードの拡張ワードによりオペランド・アドレスを示します.

機 能:EA given

RTL 表記: XXX L

モード:111 レジスタ:001






図 5・14 絶対(アブソリュート)ショート・アドレス




図 5・15 絶対(アブソリュート) ロング・アドレス


プログラム・カウンタ相対モードは、プログラム・カウンタからの変位がオフセットにより決まるものと、オフセットとインデックスの両方によって決まるものとの2種類のモードがあり、いずれもプログラミングにおける再配置手法やメモリ内のプログラム実行をフレキシビリティに使用できます。

[1] オフセット付きモード 実行アドレスは、プログラム・カウンタと符号拡張された 16 ビット変位の和で示されます。また、このアドレッシング・モードは1 ワードの拡張ワードが必要です。

機 能:EA=(PC)+d

RTL 表記: PC@(d)

モード:111 レジスタ:010




- [2] インデックスとオフセット付きモード 実行アドレスは、プログラム・カウンタと拡張された8ビット変位整数とインデックス・レジスタの和で示されます。また、プログラム・カウンタの値は拡張ワードのアドレスを示します。このアドレッシング・モードは1ワードの拡張ワードが必要です。
 - [例] MOVE (LABEL), DO

この命令を実行することにより,アセンブラが自動的にアドレスを計算し,



図 5 · 17

68000 は LABEL の付いた \$9002 番地の内容 "4321" をデータ・レジスタ DO の下位 16 ビットにローディングします。






図 5・19 オフセット付きプログラム・カウンタ




図 5・20 インデックス付きプログラム・カウンタ

· 等不多一等,不是一种,是一个一个多种。 눈!! 요 작용 없을 내 회 회 원 없 회 및 회 원 역 전

イミディエート・モードは、バイト・オペレーション、ワード・オペレーショ ン, ロング・ワード・オペレーションの3タイプがあり、操作されるデータのサ イズに応じて、1ワードまたは2ワードの拡張ワードを用います。また、アセン ブラは、RTL 表記の"#"の文字を識別することによりイミディエート・デー タと判断します。

機能:オペランドで与えられる.

RTL 表記: #×××

モード: 111

レジスタ:000


[例] MOVE #\$1000,A0

ワード・データ \$1000 をアドレス・レジスタ A0 に \$00001000 がロー ディングされる.

クイック・イミディエート:クイック・イミディエート・モードの使用可能な命令 は, ADDQ (add quick), MOVEQ (move quick), SUBQ (subtract quick) の3種類の命令です。

[例] MOVEQ #\$3A,D3

バイト・データの\$3A がデータ・レジスタD3 の下位8ビットにD3(データ・ レジスタの内容 "\$000003A") にローディングされます。






図 5・22 イミディエート・アドレッシング・モード




図 5・23 クィック・イミディエート・モード

インプライド・アドレッシング・モードは、暗黙的に指定できる命令があります。つまり、プログラム・カウンタ(PC)、システム・スタック・ポインタ(SP)、スーパバイザ・スタック・ポインタ(SSP)、ユーザ・スタック・ポインタ(USP)、ステータス・レジスタ(SR)などです。

ブランチ命令のアドレッシングは,リラティブ・アドレッシングでオペレーション・ワード内に 8 ビットのディスプレースメント(2 の補数表示)があり,これが"0" の場合は 1 ワードの拡張を必要とし,16 ビット変位(2 の補数表示)となります.



図 5・24 分岐命令フォーマット




図 5・25 ステータス・レジスタ直接




図 5・26 8ビット変位ブランチ (フォワード時)




図 5・27 8ビット変位ブランチ (バックワード時)




図 5・28 16ビット変位のとき

インプリシット命令一覧表

インストラクション	インプライド・レジスタ
Branch Conditional (Bcc), Branch Always (BRA)	PC
Branch to Subroutine (BSR)	PC, SP
Check Register against Bounds (CHK)	SSP, SR
Test Condition, Decrement and Branch (DBcc)	PC
Signed Divide (DIVS)	SSP, SR
Unsigned Divide (DIVU)	SSP, SR
Jump (JMP)	PC
Jump to Subroutine (JSR)	PC, SP
Link and Allocate (LINK)	SP
Move Condition Codes (MOVE CCR)	SR
Move Status Register (MOVE SR)	SR
Move User Stack Pointer (MOVE USP)	USP
Push Effective Address (PEA)	SP
Return from Exception (RTE)	PC, SP, SR
Return and Restore Condition Codes (RTR)	PC, SP, SR
Return from Subroutine (RTS)	PC, SP
Trap (TRAP)	SSP, SR
Trap on Overflow (TRAPV)	SSP, SR
Unlink (UNLK)	SP

基本的なデータ形式

- 1. 1 ビット(ビット)
- 2. 4 ビット(BCDデジット)
- 3. 8 ビット(バイト)
- 4. 16ビット(ワード)
- 5. 32ビット(ロング・ワード)

<u> </u>	1	6 BITS —		
(MSB) BYT	EO (LS	3)	BYTE	1
BYT	E 2		BYTE	3
	IN	TEGERS		
(MSB)				(LSB)
		WORD		
(MSB)	HIG	H ORDER		
	LO	N ORDER		(LSB)
	LOI	NG WORD		
7	6 5	4 3 2	1 0	
	В	IT DATA		_
(MSD)BCD 0	BCD 1(LS	D) BCE) 2	BCD 3
BCD 4 BCD 5		BCI	6	BCD 7
	DEC	MAL DATA		
MSD=MOST S	_			

データ長とモードの関係

モード	バイト	ワード	ロング・ワード
ポストインクリメント	+1	+ 2	+ 4
プリデクリメント	1	2	4

システムの正常動作のチェックと異常動作時の 処理は、システムの信頼性を左右する重要な要素 です。68000 は、豊富な例外処理機能を備え、こ の点を十分にカバーすることを説明しています。 例外処理の種類と内容や割込みの機能、そしてベ クタやアドレスの関係を説明します。

68000 の処理状態は、ノーマル処理、停止(ホルト)、例外処理の3方法がとられており、そのうちのどれかの処理状態にあります。68000 の異常動作の処理方法や割込み処理方法として例外処理(エクセプション・プロセッシング)があり、この方法によって68000 の高効率化と高信頼性を得ています。

例外処理には内部起因による例外と外部起因による例外の2種類があり、内部要因例外とは、アドレス・エラー、不正命令、特権違反などがあり、外部要因例外は、割込み、バス・エラー、リセットなどです。また、例外処理は3グループに分類され、256種類の定義(例外ベクタ割当て)があり、それぞれ固有の優先度とベクタ番号が割り当てられています(表 $6\cdot1$ 、表 $6\cdot2$ 参照).

プロセッサは、例外処理が生ずると例外処理ルーチンのアドレスをフェッチ(メモリ・ロケーション)してジャンプする(例外ベクタ)。図 6・1 に示すように、例外ベクタは2ワード長(リセット・ベクタを除く)であり、ベクタ番号は8ビットで表し、このベクタ番号を4倍にして例外ベクタのアドレスを作ります。図 6・3に示すようにプロセッサは、8ビットのベクタ番号を24ビットのアドレスに変換します。

「備考」 割込みは、周辺デバイスから出されるプロセッサへの動作要求であり、

グループ	例外種類	処 理
0	リセット バス・エラー アドレス・エラー	実行中の命令はアポートされ, すぐに例外処理を開始する
1	トレース 割込み 不正命令 特権違反	実行中の命令が完結した後, 次の命令をフェッチして例外 処理を開始する
2	TRAP 命令 TRAPV 命令 CHK 命令 Oによる割算	ノーマルの命令処理として例 外処理に入る

表 6・1 例外処理の分類と優先度

表 6・2 例外ベクタの割当て

* 5 5 5 5		アドレ	ス	
ベクタ番号	10進	16進	参照区分"	割当て
0	0	000	SP	リセット:SSP の初期値
	4	004	SP	リセット:PC の初期値
2	8	008	SD	バス・エラー
3	12	00C	SD	アドレス・エラー
4	16	010	SD	不正命令
5	20	014	SD	ゼロによる割算
6	24	018	SD	CHK 命令
7	28	010	SD	TRAPV 命令
8	32	020	SD	特権違反
9	36	024	SD	トレース
10	40	028	SD	1010エミュレータ
11	44	02C	SD	1111 エミュレータ
12"	48	030	SD	(未定義)
13"	52	034	SD	(未定義)
14"	56	038	SD	(未定義)
15 ⁿ	60	03C	SD	(未定義)
16~23"	64	040	SD	(未定義)
	95	05F		_
24	96	060	SD	スプリアス割込み
25	100	064	SD	自動ベクタ割込み(レベル1
26	104	068	SD	自動ベクタ割込み (レベル 2
27	108	06C	SD	自動ベクタ割込み(レベル3
28	112	070	SD	自動ベクタ割込み (レベル4
29	116	074	SD	自動ベクタ割込み(レベル5
30	120	078	SD	自動ベクタ割込み(レベル 6
31	124	07C	SD	自動ベクタ割込み (レベル7
32-47	128	080	SD	TRAP命令
	191	OBF		_
48~6311	192	000	SD	(未定義)
	255	OFF		_
64~255	256	100	SD	ユーザ割込み
	1 023	3FF		_

注 1) ベクタ番号 $12\sim23$, $48\sim63$ は、現在使用されていないが、将来使用される可能性があるため、ユーザの周辺デバイスにこれらの番号(アドレス)を割当てできない。

²⁾ 参照区分の SP はスーパバイザ・プログラム, SD はスーパバイザ・データ.

6 例 外 処 理

バス・エラーとリセット入力は、アクセス・コントロールとプロセッサのリスタートに使用されます。

ノーマル処理は、命令実行に関するものです、メモリ・レファレンスによって 命令およびオペランドをフェッチし、その結果をストアする処理です。

停止(ホルト)処理は、致命的なハードウェア上の異常により発生します.例




図 6・1 例外ベクタのフォーマット




図 6・2 ベクタ番号のフォーマット



図 6.3 8ビットのベクタ番号から交換されるアドレス




図 6・4 簡単な割込みストラクチャ




図 6・5 6800 周辺マルチ割込み




図 6・6 オート・ベクタ割込みとベクタ割込み回路

6 例 外 処 理

として,バス・エラーの例外処理中にさらに別のバス・エラーが発生したときなどです.

ベクタ番号のゼネレーション 図 6・7 に示す回路は、オートベクタで必ず用いられるベクタ番号発生のブロック図です。192 のユーザ割込みベクタは、64 から 255 までの一連のベクタ番号を参照して決められます。そして、これらのベクタ番号は、割込み優先度に従っておのおのの割込みが振り分けられます。ベクタ番号 64 は最も低い優先度であり、ベクタ番号 255 は最も高い優先度です。この192 レベルの外部で発生する優先度は8 ビット(0000000~10111111)によって表され、外部発生優先度に64 のオフセットをかけ、優先割込みエンコーディングによってゼネレートされます。





図 6・7 ベクタ番号発生回路ブロック図

図 6.9 は、ベクタ番号発生回路のスケマティック・ダイアグラムを示します。この図は、192 種類の割込みベクタ番号を供給するためのものであり、192 本の割込み要求線は、オクタル・ラッチ用のSN74LS373 と 3~8 のエンコーダSN 74LS148 を通して 8 グループに構成され、それぞれ 24 区分されているスケマティックです。そして、8 レベルの優先度とおのおののグループへの割込みは、3 ビットのエンコーダ信号線のAO、A1、A2 によって割り振られます。

図 6・10 に示す割込みエンコーディング回路は、割込み処理を行う方法の回路例です。プライオリティ・エンコーダからのすべての**バリッド**割込み入力は、プロセッサの IPL ピンで表示されます。そして、プライオリティ・エンコーダが動作状態のときには、プロセッサが IPL ピンをサンプルして、現行のプロセッサ・レベルより高いかどうかを判断します。

例えば、システムがレベル2で動作しているときには、レベル3割込みをプライオリティ・エンコーダは保持し、現行命令実行サイクル終了後にレベル3割込みが実行されます。また、レベル3割込みが実行される前にレベル4の割込みが受け付けられた場合は、プライオリティ・エンコーダの出力を短時間でグリッチし、レベル4の出力へと変更させます。

割込み入力は,SN74LS273 の8 ビット・レジスタにてラッチされ,SN74LS348 の8~3 ラインのプライオリティ・エンコーダでもってコンパートされます.フリップ・フロップ SN74LS175 は,SN74LS273 と SN74LS348 を通すことによるディレイ・タイムと IPL 入力ピンへのインプット・セットアップのためのものです.



DTACK ディレイ:ベクタ番号プロバゲーション・ディレイ-235ns

図 6・8 ベクタ番号発生回路のタイミング図





図 6・9 ベクタ



番号発生回路例




図 6・10 割込みエンコーディング回路例





図 6・11 自動ベクタ・タイミング




83

図 6・12 割込み処理タイミング

$6 \! \cdot \! 2$ 例外処理シーケンス

例外処理(エクセプション・プロセッシング)シーケンスは,そのエクセプションの起こる原因により,第 1 ステップ,第 2 ステップ,第 3 ステップ,第 4 ステップと四つのステップを踏みます.例外処理時における例外処理シーケンスフローを図 $6\cdot 13$ に示します.

- [1] 第1ステップ 68000 内部のステータス・レジスタへ一時的に待避し、 Sピット(スーパバイザ・モード)がセットし、プロセッサはスーパバイザ特権 状態になります。また、Tピット(トレース・モード)はリセットされて、例外 処理ルーチンに入ります。なお、リセットや割込み例外では、割込み優先度マス クも更新され、現在実行しようとする割込み処理が終了するまでは、処理中の割 込み優先度以下の割込みは受け付けられません。
- [2] **第2ステップ** 例外処理ベクタ番号が決定されます。また、割込みでのベクタ番号をプロセッサはフェッチします。ベクタ・アドレスは、ベクタ番号に4が乗じられて変換され、256個のベクタ番号を識別します。
- [3] 第3ステップ 現在のプロセッサの内容(SRの値やPCの値)がスーパバイザ・スタック・ポインタを用いて収納されます。収納されたプログラム・カウンタの値は、まだ実行されていない次の命令を指します。
- [4] 第4ステップ プロセッサの内容が一新されて、プロセッサはベクタ・テーブルから先頭番地を求めて命令例外処理の実行を開始します。通常はRET 命令 (RET from Exception) で終了させます。



6·3 中心之中,上与一种原外的主要主要独身外多洲的社

バス・エラーは、外部デバイスとハンドシェイクを行うことを前提として、外部回路はアドレス・ストローブ(AS)とデータ転送アクノリッジ(DTAK)間の時間を測定し、エラーか正常かを判断し、バス・エラー(BEER)信号を発生させます。プロセッサは、バス・エラー信号を受信すると、バス・エラー例外シーケンスを開始するか、バス・サイクルを再実行(リラン)するかを決めます。また、バス・エラーやアドレス・エラーやリセットの例外処理中にバス・エラーが発生した場合は、プロセッサはホルトになり、メモリ内容を保護するためにすべての処理を中止します。なお、ホルトしたプロセッサの解除は、外部からのリセット入力信号によって行います。表6・3にバス・エラー信号と機能の関係を示しました。

경우스 전환 경우 보는 다른 전환 경우 경우 보는 보는 경우 경우 경우 경우 경우

[1] バス・エラー例外シーケンス プロセッサがバス・エラー信号($\overline{\rm BE}$ $\overline{\rm ER}$)を受信し、ホルト($\overline{\rm HALT}$)がセットされていないときにバス・エラー例外シーケンスに入ります.

処理手順 1) プログラム・カウンタとステータス・レジスタを収納.

- 2) エラー情報を収納.
- 3) バス・エラーのベクタ開始テーブルを読む.
- 4) バス・エラーのルーチンを実行する。 (バス・エラーのベクタ番号は2でアドレスは008)
- [2] バス・サイクルのリラン プロセッサがバス・エラー信号 (\overline{BEER}) を受信し、ホルト (\overline{HALT}) が外部デバイスによってセットされているとき、プ

BERR	HALT	機能
0	0	現在のサイクルを再実行
0	1	例外処理
1	0	シングル・バス・サイクル・オペレーション
1	1	ノーマル・オペレーション

表 6・3 バス・エラー信号と機能の関係




図 6・14 リラン・サイクル・フロー





図 6・15 バス・エラーのタイミング


6 例 外 処 理

ロセッサはリラン・シーケンスに入ります.

プロセッサがホルト状態で外部回路によってホルト信号がリセットされるまでは、次のバス・サイクルは実行されません。ホルト信号がリセットされると、プロセッサは、エラーを起こしたときと同じアドレス、同じファンクション・コード、同じデータ、同じコントロール信号を使用して、前と同じバス・サイクルを再実行(リラン)します。


アドレス・エラー例外は、ワード・アクセスやロング・ワード・アクセス時に起きたり、奇数アドレスのインストラクション時に起こります。アドレス・エラーが生ずると、バス・サイクルはアボードされ、内部バス・エラーを発生させます。そして、プロセッサは、現在の処理を終了させてから例外処理を開始します。例





外処理開始後のシーケンスは、バス・エラーと同様に実行されます。ただし、アトレス・エラー・ベクタを参照し、ベクタ番号を格納することを除きます。また、アトレス・エラーがバス・エラー例外処理中に起こったときには、プロセッサはホルトになります。

図 $6\cdot17$ は,アドレス・エラー時の例外処理によってフォローされるショート・バス・サイクルの実行タイミング図です.



I/N:インストラクション=0

図 6・18 バス・アドレス・エラー・エクセプションのためのスーパバイザ・スタック配列

外部要因によってリセットが発生すると、進行中の処理はすべてクリアされ、 Sビットがセットし、Tビットはリセットします。そして割込み優先度は最も高い"7"であり、プロセッサは強制的にスーパバイザ状態にセットされます。図 6・19 に示すように、例外ベクタ領域;ベクタ番号0 におけるベクタ・アドレスは、最初の4バイト(2ワード)の値がスーパバイザ・スタック・ポインタの初期値(\$0020000)となり、残りの4バイト(2ワード)の値がプログラム・カウンタの初期値(\$00E00100)となります。

その後は、プログラム・カウンタで示されるアドレスから命令の実行を開始します。また、電源投入やリスタート・シーケンスにおけるプログラム・カウンタの初期の先頭アドレスを指定する必要があります。

ソフトウェアによるRESET 命令では、リセット・ベクタをローディングせず にリセット・ラインをセットして、外部デバイスをリセットします。リセット後 は、RESET 命令の次の命令から実行されてゆきます。

トラップは、命令に起因する例外です。プロセッサが命令実行中に異常な状態を認めたか、ノーマル動作としてトラップを発生させるような命令を使用して発生するものの2とおりがあります。ステータス・レジスタとプログラム・カウンタはスーパバイザ・スタックに退避され、例外ベクタに格納されているベクタ・アドレスにより命令の実行を開始します。




図 6・19 リセット例外ベクタ




図 6・20 リセット例外プロセッシング・フロー

表 6・4 トラップに関する命令と機能

命令	機能
TRAPV	エラー・チェック用
CHK	エラーが発生したときだけトラップが発生する
DIVS	エラー・チェック用
DIVU	エラーが発生したときだけトラップが発生する
TRAPO	常に例外処理を発生させる
TRAP15	システム・コール,ブレーク・ポイント,エミュレートなどに用いる

特権状態には、ユーザ状態とスーパバイザ状態の2種類があり、命令レファレンスには、スーパバイザ・スタック(SSP)とユーザ・スタック・ポインタの2とおりがあります。

1982년 19

特権状態は、マイクロプロセッサ・システムの安全性を確保するためのものであり、特権機構におけるユーザ状態での大部分のプログラム実行の安全性を持たせ、外部メモリ管理ユニット(MMU)によるアクセス制御やアトレス変換などに使用します。

ユーザ状態でのアクセスは制御されるので、システムの他の領域へのアクセスは許されません。スーパバイザ状態では、オペレーティング・システム(OS)の管轄のもとに68000の持つ全命令が実行可能であり、ユーザ状態のプログラム管理タスクの実行ができます。

スーパバイザ状態は、特権状態の中でも上位に位置し、ステータス・レジスタのSビットがセットされるとプロセッサはスーパバイザ状態になります。このときのバス・サイクルは、スーパバイザ・レファレンスとしてスタック操作をスー





図 6・21 例外処理のスタック方法

パバイザ・スタック・ポインタ (SSP) にします.

ユーザ状態は特権状態の中でも下位に位置し、ステータス・レジスタのSビットがリセットされていると、プロセッサはユーザ状態で命令を実行します。バス・サイクルは、ユーザ状態レファレンスとして、スタック操作とシステム・スタックポインタ、またはユーザ・スタック・ポインタ(USP)にします。なお、システムに対して重要な影響を与える命令は、ユーザ状態では実行できません。まだ、デバッギング・プログラムに用いるユーザ・スタック・ポインタへの移動命令(MOVE to USP)や、ユーザ・スタック・ポインタからの移動命令(MO VE from USP)もユーザ状態では実行できません。




特権命令は、システムを安全に動作させるための命令であり、次の八つの命令があります. STOP, RESET, RTE, MOVE USP, MOVE to SR, AND Imediate to SR, EOR Imediate to SR, OR Imediate to SRです.

特権違反時の例外処理は、命令をデコードした後に、プロセッサが特権違反か どうかを判断して、例外処理の開始を行います。また、命令のオペレーション・ ワードのビット・パターンが正規なものと異なったビット・パターンの命令を**違** 法命令といいます。

トレース・モードは,ステータス・レジスタ(SR)の \mathbf{T} ビットをセットすることによって,現在の命令実行終了後にトレース例外の割込みを起こし,ユーザ・モードのプログラムを 1 命令ごとに実行をモニタしたり解析したりすることができます.そして,命令実行後モニタへ制御を戻すことができます. \mathbf{T} ビットがリセットされているときは,トレース・モードに入らず,ノーマルな命令を次々と実行します.

割込み優先度による命令の不履行や違法命令の命令、特権命令などは、トレース・モートには入りません。また、例外時や、アドレス・バス・エラーなどによって命令が中断されたときも、トレース・モートはできません。



スーパ・ステータス・ワード
上位バス・アドレス
下位バス・アドレス
インストラクション・レジスタ
ステータス・ワード
上位プログラム・カウンタ
下位プログラム・カウンタ

図 6・23 違法アドレスとバス・エラーのスタッキング

図 6・25 トレース・ストレージ

A4

A5

A6

USER

USER

USER

理

```
TRACE:1 MC68000 ASM
  10
                          * TRACING THE USER PROGRAM
  20
  30
                         *THIS ROUTINE TRACES A SPECIFIED NUMBER
                          *OF INSRUCTIONS IN A USER PROGRAM.
  40
  50
                         *INSTRUCTIONS EXECUTED IN THE SUPER-
  51
                         *VISOR MODE ARE NOT TRACED.
  60
  70
           00002000
                          RORG $2000
  71
  72
                         *ENTER OS; S=1
 73
 80 002000 48EF7FFF0042
                          MOVEM.L DO-D7/A0-A6,$42(SP)
 90 002006 4CEF7FFF0006
                          MOVEM.L 6(SP).DO-D7/AO-A6
 91 00200C 43FA0024
                          LEA TRACEX, A1
 92 002010 21090024
                          MOVE, L Al, $24
110
                         *DO ANY REQUIRED OS TASKS. A TASK WHICH
120
                         *MUST BE DONE IS TO INITIALIZE THE
130
                         *TRACE TABLE WITH THE NUMBER OF IN-
140
                         *STRUCTIONS TO BE TRACED, THE ADDRESS
150
                         *FROM WHICH TRACING IS TO BEGIN, AND
160
                         *THE DESIRED CONTENTS OF THE STATUS
170
                         *REGISTER(T=1).
180
190 002014 41F81000
                         LEA TABLE, AO
200 002018 3010
                          MOVE (AO), DO
210 00201A 2F6800020002
                         MOVE, L 2(A0), 2(A7)
220 002020 3EA80006
                         MOVE 6(A0), (A7)
230 002024 48EF7FFF0006 AGAIN MOVEM.L DO-D7/A0-A6,6(SP)
240 00202A 4CEF7FFF0042 MOVEM.L $42(SP).DO-D7/AO-A6
250 002030 4E73
                          BTE
260 002032 48EF7FFF0042 TRACEX MOVEM.L DO-D7/A0-A6,$42(SP)
270 002038 4CEF7FFF0006 MOVEM.L 6(SP),D0-D7/A0-A6
280
290
                         *TRACE SERVICE ROUTINE TASKS SHOULD
300
                         *BE DONE HERE. DO IS BEING USED TO
310
                         *COUNT THE NUMBER OF INSTRUCTIONS
                         *WHICH HAVE BEEN TRACED.
320
330
340 00203E 51C8FFE4
                         DBRA DO, AGAIN
350 002042 08970007
                        DONE BCLR 7, (SP)
360 002046 60FE
                         BRA *
361
                         *TRACE TABLE INFORMATION
370
          00001000
                         ORG $1000
380 001000 0005
                         TABLE DC 5
                                                 * # OF INST. TO BE TRACED
390 001002 00005000
                         DC.L $5000
                                                 *ADDRESS OF USER PROGRAM
400 001006 8700
                         DC $8700
                                                 *INITIHL STATUS REGISTER
480
487
                         *TRACE VECTOR INITIALIZATION
482
          00000024
                         ORG $24
500 000024 00002032
                         DC.L TRACEX
501
510
                         END
520
```

図 6・26 トレース・ユーザ・プログラム



特長

- 1. アプリケーション開発装置として使用できる.
- 2. OEM 用組み込み機器として使用できる.
- 3. VME モジュールと I/O モジュール用のカード・ケージを備えている.
- 4. 8/16/32 ビット・プロセッサを中心とする機器のハードウェアとソフト ウェアの開発をサポート.
- 5. 8/16/32 ビットのエミュレータ・ステーションと連動することができる.
- 6. VERSAdos オペレーティングシステムによるサポート.
- 8. システム価格が低廉 (EXORmacs の 1/4).

VME/10 マイクロコンピュータ・システム (その1) 〈その2は p. 131〉



7。命令セット

MC68000 の命令は、設計の段階で使用頻度や命令の機械語へのコード化が配慮されています。そして、機能の高い命令セットや例外における退避や復帰の処理方法が強化され、第5章の豊富なアドレッシング・モードとの関連やレジスタとの組合せによって多様な使用方法が可能です。MC68000 の命令を機能別に9個のグループに分け、その代表的な命令の機能を説明します。

7・1 命令形式と命令タイプ

[1] 命令フォーマット 68000 の命令は、1 ワードから5 ワードの長さがあります。それぞれの命令の長さと実行される操作は、1 ワードのオペレーション・ワードとこれに続くイミディエート・オペランドの2 ワード,または、オペレーション・ワードの実行アドレス・モードで指定されたオペランドの2 ワードで、合計5 ワードの命令が最長のものです。また、68000 のバイナリ・パターンは、このオペレーション・ワード内に含まれます(図 $7\cdot1$ 、図 $7\cdot2$ 参照)。

ૡ૽ૺૹ૾ૡ૽૽૽૽૽૽ૡ૽૽૽ૼઌ૽૽ૡ૽૱ૹૡઌઌ૽ૡ૽ૹ૽૱૱ઌ૽૽૽૽૽ૡ૽ૹૼૡ૿ૺૹૡ<u>ૺૺૺૺૺૺ</u>ૹ

オペレーション・ワードとオペランドは、偶数番地にアドレスしますので注意してください(奇数番地時にはアドレス・エラー・エクセプションが起きます).

5 14	1 13	12	11	10	9	8	7	6	5	4	3	2	1	(
	オペレ	ーシペレー	-	-		- ۴2	・アー	ドレン	; ;	E-	ドで相	講成)		
	イミテ	ィエ ワー					で構造	艾)						
	ソース(1)	実効フー						艾)						
	ディス	ティフー							オペ	ラン	۴			

図 7・1 命令フォーマット

ニーモニック MOVE. X <u>⟨ea⟩</u>, <u>⟨ea⟩</u> ソース [★] ディスティネーション X はデータ長の指定で、次のとおり

B: バイト

₩:7-F

L:ロング・ワード




図 7·2 MOVE 命令の例

7命令セット

[2] 命令タイプ 68000 の基本命令タイプには 56 種類のタイプがあります。そのうちのバリエーションのタイプとして 8 種類があります(表 $7\cdot 1$,表 $7\cdot 3$ 参照)。

表 7・1 68000 --- 56 の基本命令セット---

ニーモニック	内 容	ニーモニック	内 容
ABCD ADD AND ASL ASR	拡張付きアド・デシマル アド ロジカル・アンド 算術シフト・レフト 算術シフト・ライト	NBCD NEG NOP NOT	拡張付きネゲート・デシマル ネゲート ノー・オペレーション 1の補数
BCC	ブランチ・コンディション ビット・テストと変更	OR PEA	実効アドレス・プッシュ
BCHG BCLR BRA BEST BSR BTST	ビット・テストとクリア 常時ブランチ ビット・テストとセット サブルーチンへのブランチ ビット・テスト	RESET ROL ROR ROXL ROXR RTE RTR	外部デバイス・リセット 拡張なしのローテート・レフト 拡張なしのローテート・ライト 拡張付きローテート・レフト 拡張付きローテート・ライト 例外からのリターン リターンと再格納
CLR CMP	オペランド・クリア コンペア	RTS	サブルーチンからのリターン
DBCC DIVS DIVU	コンディション・テスト, デク リメントとブランチ 符号付き割算 符号なし割算	SBCD SCC STOP SUB SWAP	拡張付きデシマル割算 コンディション・セット ストップ 割算 レジスタ半分スワップ
EOR EXG EXT	エクスクルーシブOR レジスタ変更 符号付き拡張	TAS TRAP TRAPV	テストとオペランド・セット トラップ オーバフローにおけるトラップ
JMP SSR	ジャンプ サブルーチンへジャンプ	UNLK	アンリンク
LEA LINK LSL LSR	実効アドレス・ロード スタック・リンク ロジカル・シフト・レフト ロジカル・シフト・ライト		
MOVE MOVEM MOVEP MULS MULU	ムーブ ムーブ・マルチ・レジスタ ムーブ・ペリフェラル・データ 符号付きマルチプル 符号なしマルチプル		

7.2 デーク移動命令

データ移動命令は、表 7・2 に示すように汎用レジスタやメモリのデータなどを 転送するのに用います。

MOVE (ムーブ・データ・フロム・ソース・トウ・ディスティネーション) のオペレーション・サイズは、バイト、ワード、ロング・ワード長のデータを指定でき、データ・レジスタからデータ・レジスタへ、メモリとデータ・レジスタ間や、メモリからメモリへ転送します。また、データは転送時にチェックし、コンディションコードをセットします。

MOVEM(ムーブ・マルチプル・レジスタ)は、レジスタ・リストで指定した複数のレジスタにより、実効アドレスで指定したところから連続したメモリの位置へ転送したり、転送されたりします(3・3 節「スタックの構成」参照).

 ${f MOVEP}$ (ムーブ・ペリフェラル) は,データ・レジスタと1 バイトおきのメモリの間でデータ(バイト)転送を行います.データ・レジスタの偶数のアドレ

命令	オペランド・サイズ	機能	内 容
EXG	32	Rx⇔Ry	レジスタ交換
LEA	32	EA→An	実行アドレス・ロード
LINK		An→SP@- SP→An SP+d→SP	リンクと割付け
MOVE	8, 16, 32	(EA)s→EAd	ソースから行先へデータ移動
MOVEM	16, 32	(EA)→An, Dn An, Dn→EA	複数レジスタ移動
MOVEP	16, 32	(EA)→Dn Dn→EA	周辺データ移動
MOVEQ	8	#lmm→Dn	クイック移動
PEA	32	EA→SP@-	実行アドレス格納
SWAP	32	Dn[31:16] +Dn[15:0]	レジスタ半分スワップ
UNLK	_	An→SP SP@+→An	リンク解除

表 7・2 データ移動命令

S:ソース, d:ディスティネーション, []:ビット番号

スのときはデータ・バスの上半分で転送され、奇数のアドレスのときはデータ・バ スの下半分を用いて転送します.

MOVEQ(ムーブ・クイック)は、8ビットのイミディエート・データをディ スティネーションのデータ・レジスタに移します。データは、32 ビットのロング・ ワードに符号拡張されて、データ・レジスタにロードされます。

EXG (エクスチェンジ・レジスタ) は、常にロング・ワード・オペレーション で二つのレジスタ内容を交換します.

プの特定場作のバリエーション利


命令タイプ	バリエーション	内 容
ADD	ADD ADDA ADDQ ADDI ADDX	加 算 アドレス加算 クイック加算 イミディエイト加算 拡張付き加算
AND	AND ANDI	ロジカル・アンド イミディエート・アンド
CMP	CMP CMPA CMPM CMPI	比 較 アドレス比較 メモリ比較 イミディエート比較
EOR	EOR EORI	エクスクルーシブ OR イミディエート・エクスクルーシブ OR
MOVE	MOVE MOVEA MOVEQ MOVE from SR MOVE to SR MOVE to CCR MOVE to USP	転 送 アドレス転送 クイック転送 ステータス・レジスタからの転送 ステータス・レジスタへの転送 ステータス・レジスタへの転送 コンディション・コード・レジスタに転送 ユーザ・スタック・ポインタに転送
NEG	NEG NEGX	ネゲート 拡張付きネゲート
OR	OR ORI	ロジカル OR イミディエート OR
SUB	SUB SUBA SUBI SUBQ SUBX	割 算 アドレス割算 イミディエート割算 クイック割算 拡張付き割算

7 命 令 セット

LEA (ロード・イフェクティブ・アドレス) は、ソース・オペランドの実効アドレスを指定したアドレス・レジスタにロードします。

PEA (プッシュ・イフェクティブ・アドレス) は,スーパバイザ・スタックかユーザ・スタックかのいずれかに実行アドレスが計算されて,スタックにプッシュされます.

SWAP (スワップ・レジスタ・ハーフ) は、データ・レジスタの上位 16 ビットと下位 16 ビットの内容を入れ替えることができます。



EXG: Rx ↔ Ry

アセンブラ: EXG Rx, Ry



LEA:ディスティネーション→An

アセンブラ: LEA (ea). An

	15	14	13	12	11	9	8	7	6	5		0
フォーマット	0	1	0	0	レジ	スタ		111			実効アドレス	

PEA: ディスティネーション→ SP@-

アセンブラ: PEA (ea)

	15	14	13	11	10	6	5		0
フォーマット	0	1	00	1	0000	1		実効アドレス	

SWAP: レジスタ [31·16] ↔ レジスタ [15·0]

アセンブラ: SWAP Dn

					10	6	5	2	0
フォーマット	0	1	00	1	0000	1	000	レジスタ	\$

図 7・3 (2) データ移動フォーマット

MOVE DO, D1 データ・レジスタ DO の下位ワード

をD1 の下位ワードに転送

MOVE.L \$01000,\$02000 \$1000番地のロングワードを

\$2000 番地に転送

MOVE.W # 'A',3000 値 'A'00を\$3000番地へ転送

MOVE \$1000,A1 \$1000番地のワードをアドレス・

レジスタ Alの下位ワードへ転送

図 7·4 MOVE 命令の例

7 命 令 セ ッ ト

```
BLMOVE:1 MC68000 ASM
    1
                           * BLOCK MOVE
    2
    3
                           *MOVE A BLOCK OF DATA FROM
    4
                           *SOURCE TO DESTINATION, DO CONTAINS
    5
                           *THE NUMBER OF LONG WORDS-1
                           *TO BE MOVED. AO CONTAINS THE SOURCE
*ADDRESS AND A1 CONTAINS THE
    6
    7
    8
                           *DESTINATION ADDRESS.
   9
   10
          00001000
                           ORG $1000
   11 001000 22D8
                           AGAIN MOVE, L (AO)+, (A1)+
   12 001002 51C8FFFC
                          DBRA DO.AGAIN
   13
                          END
  ***** TOTAL ERRORS 0-- 0
  SYMBOL TABLE
  AGAIN 001000
```

図 7・5 ブロック転送のプログラム例

7.3 整数算術演算命令

表 $7\cdot 4$ に示すように、加算、減算、乗算、除算、比較などを二つのオペランドを用いて行うことができます。そして、クリアやテストなどの単一オペランドでも演算が行えます。

表 7·4 整数算術演算命令

命令	オペランド・サイズ	機能	内 容
ADD	8,16,32	Dn + (EA) - Dn (EA) + Dn - EA (EA) + #xxx - EA An + (EA) - An	2進加算
ADDX	8,16,32 16,32	Dx + D6 + X - Dx Ax@ - Ay@ - + X - Ax@	拡張加算
CLR	8,16,32	O-EA	クリア
CMP	8,16,32	Dn - (EA) (EA) - #xxx Ax@ + - Ay@ + An - (EA)	比 較
DIVS	32÷16	Dn/(EA)-Dn	符号付き除算
DIVU	32÷16	Dn / (EA) →Dn	符号なし除算
EXT	8-16 16-32	(Dn)8-Dn16 (Dn)16-Dn32	符号拡張
MULS	16*16→32	Dn*(EA)→Dn	符号付き乗算
MULU	16*16→32	Dn*(EA)→Dn	符号なし乗算
NEG	8,16,32	O-(EA)→EA	補 数
NEGX	8,16,32	O-(EA)-X→EA	拡張付き補数
SUB	8,16,32	Dn-(EA)-Dn (EA)-Dn-EA (EA)-#xxx-EA An-(EA)-An	2進減算
SUBX	8,16,32	Dx - Dy - X - Dx $Ax @ Ay @ X - Ax @$	拡張付き減算
TAS	8	(EA)-0,1-EA[7]	オペランド・テストとセット
TST	8,16,32	(EA)-O	オペランド・テスト

^[] ビット番号

7命令セット

ADD (アト・バイナリ) は,ソース・オペランドをディスティネーション・オペランドに加算し,結果をディスティネーションに収納します.オペレーション・サイズはバイト,ワード,ロング・ワードがあり,各データ・オペランドに対して演算を行います.加算命令には,ADDA(アドレス加算),ADDI(イミディエート加算),ADDQ(クイック加算)などのバリエーションがあります.

ADDX (アド・エクステンド) は、二つの方法によるアドレッシングによってソース・オペランドと拡張ビット(X)が行先オペランドに加算されてディスティネーションに収納されます。多倍長数、つまり32ビット以上の長さを持つデータの加算に便利です。

減算は、SUB(減算)、SUBA(アドレス減算)、SUBI(イミディエート減算)、SUBQ(クイック減算)などのバリエーションを持ち、オペレーション・サイズは、バイト、ワード、ロング・ワードを持ちます.

SUB(サブトラクト・バイナリ)は、ソース・オペランドをディスティネーション・オペランドから減算し、結果をディスティネーションに収納します.

SUBX (サブトラクト・ウイズ・エクステンド) は,二つの方法によるアドレッシングによって,ソース・オペランドと拡張ビット(X)をディスティネーション・オペランドから減算し,結果をディスティネーションに収納します.多倍長数,つまり32 ビット以上の減算に便利です.

CMP (コンペア) は,ソース・オペランドとデータ・レジスタの内容を比較して,コンディション・コードをセットします.オペレーション・サイズは,バイト,ワード,ロング・ワードがあり,CMPA (アドレス比較),CMPI (イミディエート比較),CMPM (メモリ比較)があります.

MULS (サイン・マルチプイ), **MULL** (アンサイン・マルチプイ) は,2個の符号付きおよび2個の符号なしの16 ビット整数のオペランドを乗算し,32 ビッの積をデータ・レジスタに入れます。また、レジスタのオペランドは下位ワードしか使用しません。

DIVS(サイン・デバイド), **DIVU**(アンサイン・デバイド)は、ディスティネーションのオペランドであるロング・ワード(32 ビット)の被除数を、ソース・オペランドであるワード(16 ビット)の除数で除算し、その結果を16 ビット商

は上位ワードへ、16 ビット余りを下位ワードで示し、ディスティネーションに収納されます。

EXT (サイン・エクステンド) は、データ・レジスタの最上位ビットである符号ビットを、バイトからワードへ、またはワードからロング・ワードへ拡張します。

TAS (テスト・アンド・セット) は,指定されたバイト・オペランドをテスト し,その結果をコンディション・コードの \mathbb{N} (負フラグ) と \mathbb{Z} (ゼロ・フラグ) にセットし,オペランドの最上位ビットを"1"にします.また,有効な利用方法としてマルチプロセッサ・システムやマルチタスクがあります.

TST (テスト) は、オペランドに何の影響も与えることなく、ディスティネーションをゼロと比較します。そして、テスト結果によってコンディション・コートをセットします。

CLR(クリア)は、指定されたディスティネーションをパイト、ワード、ロング・ワードの全ビットをゼロにクリアします。

ADD.W DO,D1 データ・レジスタDOの下位ワードとD1の下位ワードを加算する
SUB.B #3,(AO) アドレス・レジスタAOの指示するアドレスの内容から"3"を引く
CMP.L \$1000,DO \$1000番地のロング・ワードをデータ・レジスタDOと比較し、コンディション・コードをセットする
BCLR #3,\$40(AO) アドレス・レジスタAOの内容に\$40を加えたアドレスのバイトのビット3をクリアする

図 7・6 整数算術演算命令の例

7 命 令 セット

ADD: $(\ddot{r}_1 \times \ddot{r}_1 + \ddot{r}_2 \times \ddot{r}_1) + (y - x) \rightarrow \ddot{r}_1 \times \ddot{r}_1 + \ddot{r}_2 \times \ddot{r}_1 + \ddot{$

ADD Dn, (ea)

 フォーマット
 15 14 13 12 11 9 8 6 5

 1 1 0 1 レジスタ OPモード
 実効アドレス

ADDX - (Ay), - (Ax)

① ディスティネーション・レジスタ番号

② オペレーション・サイズ 00:バイト・オペレーション 01:ワード・オペレーション 10:ロング・ワード・オペレーション

③ オペランドのアドレッシング・モード 「O:データ・レジスタからデータ・レジスタ 1:メモリからメモリ

④ ソース・レジスタ番号

DIVU: (ディスティネーション)/(ソース) → ディスティネーション アセンブラ:DIVU (ea), Dn

 フォーマット
 15 14 13 12 11 9 8 7 6 5

 レジスタ 0 1 1 実効アドレス

DIVS: (ディスティネーション)/(ソース) → ディスティネーション アセンブラ:DIVS ⟨ea⟩, Dn

MULU: $(\ddot{r}_1 \ddot{x}_1 \ddot{x}_2 \ddot{x}_1 \ddot{x}_2) \Rightarrow (\ddot{r}_1 \ddot{x}_2 \ddot{x}_1 \ddot{x}_2 \ddot{x}_2) \Rightarrow \ddot{r}_1 \ddot{x}_1 \ddot{x}_2 \ddot{x}_1 \ddot{x}_2 \ddot{x}_2 \ddot{x}_1 \ddot{x}_2 \ddot{x}_2 \ddot{x}_1 \ddot{x}_2 \ddot{x}_1 \ddot{x}_2 \ddot{x}_1 \ddot{x}_2 \ddot{x}_1 \ddot{x}_2 \ddot{x}_1 \ddot{x}_1 \ddot{x}_2 \ddot{x}_1 \ddot{x}_1 \ddot{x}_2 \ddot{x}_1 \ddot{x}_1 \ddot{x}_2 \ddot{x}_1 \ddot{x}_1$

MULS: $(\ddot{r}_1 \times \ddot{r}_1 \times \dot{r}_2 \times \dot{r}_3)$ → $\ddot{r}_1 \times \ddot{r}_1 \times \dot{r}_1 \times \dot{r}_2 \times \dot{r}_3 \times$

 フォーマット
 15 14 13 12 11 9 8 7 6 5
 0

 フォーマット
 1 1 0 0 レジスタ 1 1 1 1 実効アドレス

CMP:(ディスティネーション)-(ソース)

アセンブラ: CMP (ea). Dn

 15
 14
 13
 12
 11
 9
 8
 6
 5
 0

 フォーマット
 1
 0
 1
 1
 レジスタ
 OP モード
 実効アドレス

図 7.7 整数算術演算命令

SUB: (ディスティネーション)-(ソース) → ディスティネーション アセンブラ:SUB(ea),Dn BUB Dn, (ea) 15 14 13 12 11 実効アドレス 0 1 レジスタ OP モード フォーマット SUBX: (ディスティネーション)-(ソース)-X→ディスティネーション アセンブラ: SUBX Dy, Dx SUBX-(Av),-(Ax) 9 8 7 6 5 4 15 14 13 12 11 Rx 1 サイズ 0 0 R/M フォーマット 1 レジスタ ① (3) (A) ① ディスティネーション・レジスタ番号 00:バイト ② オペレーション・サイズ 01:ワード 10:ロング・ワード ③ オペランドのアドレッシング・モード ④ ソース・レジスタ番号 NEG:0-(ディスティネーション)→ ディスティネーション アセンブラ: NEG (ea) 15 14 13 12 11 10 9 8 7 6 5 0 0 1 0 0 サイズ 実効アドレス フォーマット 0 1 0 NEGX: 0-(ディスティネーション)-X→ ディスティネーション アセンブラ: NEGX (ea) 15 14 13 12 11 10 9 8 7 6 5 フォーマット 0 1 0 0 0 0 0 0 0 サイズ 実効アドレス EXT: (ディスティネーション) 符号拡張 → ディスティネーション アセンブラ:EXT Dn 15 14 13 12 11 10 9 8 6 5 4 3 2 0 1 0 0 OP t- F 0 0 0 レジスタ 1 0 フォーマット 0 バイトからワードへ「EXT.W] ワードからロング・ワードへ [EXT, L] 16 15 31 EXT 命令

図 7.8(1) 整数算術演算命令

7命令セット

TAS:(ディスティネーション)テスト→CC

1 → ディスティネーションの #7

アセンブラ: TAS (ea)

TST:(ディスティネーション)テスト→CC

アセンブラ: TST (ea)

 フォーマット
 15 14 13 12 11 10 9 8 7 6 5

 0 1 0 0 1 0 1 0 サイズ
 実効アドレス


CLR: 0 → ディスティネーション

アセンブラ: CLR (ea)

 15
 14
 13
 12
 11
 10
 9
 8
 7
 6
 5
 0

 フォーマット
 0
 1
 0
 0
 0
 1
 0
 サイズ
 実効アドレス

図 7・8(2) 整数算術演算命令



7•4 論理操作命令

表 $7 \cdot 5$ に示す論理操作命令は,バイト,ワード,ロング・ワードのいずれのオペランドにも用いることができます.このほかに ANDI(アドレス・イミディエート),DRI(オア・イミディエート),EORI(エクスクルーシブ・オア・イミディエート)などがあります.

AND (アンド) 命令は、ソース・オペランドとディスティネーション・オペランドと AND をとり、ディスティネーションに収納します。

OR (オア) 命令は、ソース・オペランドとディスティネーション・オペランド とインクルーシブ OR をとり、ディスティネーションに収納します.

EOR (エクスクルーシブ・オア) 命令は、ソース・オペランドとディスティネーション・オペランドと **EOR** をとり、ディスティネーションに収納します.

NOT (ノット) 命令は, ディスティネーション・オペランドの"1"の補数を とり, ディスティネーションに収納します.

命令	オペランド・サイズ	機能	内 容
AND	8,16,32	Dn ^ (EA) → Dn (EA) ^ Dn → EA (EA) ^ #xxx → EA	論理 AND
OR	8,16,32	Dn∨(EA)→Dn (EA)∨Dn→EA (EA)∨#xxx→EA	論理インクルーシブOF
EOR	8,16,32	(EA)⊕Dy⊸EA (EA)⊕#xxx→EA	論理EOR
NOT	8,16,32	~(EA) -EA	論理否定

表 7.5 論理操作命令

~: インバート

7 命 令 セット

AND: $(\vec{r}_1 \times \vec{r}_2 + \vec{r}_3 + \vec{r}_4) \wedge (\vec{r}_1 \times \vec{r}_4 + \vec{r}_4 + \vec{r}_4) \rightarrow \vec{r}_1 \times \vec{r}_1 \times \vec{r}_2 \rightarrow \vec{r}_1 \times \vec{r}_4 \rightarrow \vec{r}_1 \times \vec{r}_4 \rightarrow \vec{r}_4 \times \vec{r}_4 \rightarrow \vec$

AND Dn. (ea)

 フォーマット
 15
 14
 13
 12
 11
 9
 8
 6
 5
 0

 フォーマット
 1
 1
 0
 0
 レジスタ
 OP モード
 実効アドレス

(3)

① レジスタ番号

② $\begin{bmatrix} 0000 : バイト & 0011 : ワード & 0100 : ロング・ワード \\ 1001 : ワード & 1100 : ロング・ワード \end{bmatrix}$

「ソース・オペランド時 データ・アドレッシング・モードのみ可 ディスティネーション・オペランド時 可変とメモリのアドレッシング・モードのみ可

OR: $(\ddot{r}_1 x_2 + \ddot{r}_1 + \ddot{r}_2) \lor (y_1 x_2) \rightarrow \ddot{r}_1 x_2 + \ddot{r}_1 + \ddot{r}_2 \rightarrow \ddot{r}_1 x_2 + \ddot{r}_2 \rightarrow \ddot{r}_1 x_2 \rightarrow \ddot{r}_1 + \ddot{r}_2 \rightarrow \ddot{r}_1 \rightarrow \ddot{$

OR Dn, (ea)

フォーマット 15 14 13 12 11 9 8 6 5 0
フォーマット 1 0 0 0 レジスタ OPモード 実効アドレス
① ② ③

① 8 データ・レジスタ番号

EOR: $(\vec{r}_1 \times \vec{r}_1 \times \vec{r}_2 \times \vec{r}_3) \oplus (\vec{r}_1 \times \vec{r}_1 \times \vec{r}_2 \times \vec{r}_3 \times \vec{r}_3 \times \vec{r}_4 \times \vec{r}_3 \times \vec{$

 フォーマット
 15 14 13 12 11 9 8 6 5 0

 フォーマット
 1 0 1 1 レジスタ OPモード 実効アドレス

 ①
 ②

3

① データ・レジスタ番号

[100:バイト

② 101:ワード 110:ロング・ワード

③ データと可変のアドレッシング・モードのみ可

NOT: ~(ディスティネーション) → ディスティネーション アセンブラ: NOT ⟨ea⟩

 フォーマット
 0
 1
 1
 1
 1
 1
 0
 9
 8
 7
 6
 5
 0

 フォーマット
 0
 1
 0
 0
 0
 1
 1
 0
 サイズ
 実効アドレス

① データと可変のアドレッシング・モードのみ可

図 7.9 論理操作命令

7.5 シストとローティッド命令

シフト命令には、LSL、LSRの二つの符号なし論理シフト命令と、二つのASL、ASRの符号付き算術命令の4種類があり、ローティット命令には、ROR、ROLの二つの拡張なしローティット命令と、二つのROXL、ROXRの拡張付きローティット命令の4種類があります。またオペランドは、左右方向シフトと左右方向のローテートが可能です。表7.6に示すように、各シフト命令の機能を有効に利用することにより、乗算命令や除算命令より効率の良い演算の実行が可能です。

ASL, ASR (アリソメティック・シフト・レフトとライト) は,ディスティネーション・オペランドのビットを指定方向に算術シフトします.シフトによって送り出されたビットは,キャリー・ビット(C)と拡張ビット(x) にそれぞれ入

命令	オペランド・サイズ	機能	内 容
ASL	8,16,32	X/C - 0	44.7.4.4.47.4.4.4
ASR	8,16,32	X/C	符号付き算術シフト
LSL	8,16,32	X/C - 0	44-51-1-1-1-1
LSR	8,16,32	0 -X/C	符号なし論理シフト
ROL	8,16,32	C	+c2E+x1 D = -/1
ROR	8,16,32	→ C	拡張なしローテイト
ROXL	8,16,32	C	+c2E4+ + D = -/ 1
ROXR	8,16,32	X	拡張付きローテイト

表 7・6 シフトおよびローティット命令

7 命 令 セ ッ ト

リます. ASL 命令では、最下位ビットに0 が入り、ASR 命令では符号ビットが最上位ビットに再度入れられます。

LSL, LSR (ロジカル・シフト・レフトとライト) は,ディスティネーション・オペランドのビットを指定方向に論理シフトします.シフトによって送り出されたビットは,キャリー・ビット (C) と拡張ビット (x) にそれぞれ入ります. LSL 命令では,最下位ビットに 0 が入り,LSR 命令では最上位ビットに 0 が入ります.

ROL, ROR (ローティット・ウイズアウト・エセステンド・レフトとライト) は、ディスティネーション・オペランドのビットを指定方向にローテートさせます。なお、拡張ビットはローテートされません。ROL命令では、最上位から送出されたビットは、キャリー・ビットと最下位ビットの両方に入り、ROR命令では最下位から送出されたビットはキャリー・ビットと最上位ビットの両方に入ります。

ROXL, ROXR (ローティット・ウイズ・エクステンド・レフトとライト) は、ディスティネーション・オペランドのビットを指定方向にローテートさせます。また、拡張ビットがローティットに含まれます。ROXL は、最上位ビットから送り出されたビットはキャリーと拡張の両ビットに入り、拡張ビットの前の値が最下位ビットに送り込まれます。ROXR は、最下位ビットから送り出されたビットはキャリーと拡張の両ビットに入り、拡張ビットの前の値が最上位ビットに送り込まれます。

encanna ana 🎒 ana ana ana ana ana ana ana ana ana	
LSL.W #3,DO	データ・レジスタ DO の下位ワードを左に 3 ビ
	ット,ロジカル・シフトする.
ASR #2,(A2)	アドレスレジスタ A2 の指定するアドレスのワ
	ードを2ビット右にアリスメティック・シフト
	する.
ROXL.B D2,D1	データレジスタ D1 の下位バイトを左に, D2
	の内容に従いローテション・シフトする.

ASL \cdot (\vec{r}_1 \vec{r}_2 \vec{r}_3 \vec{r}_4 \vec{r}_4 \vec{r}_5) $\langle \vec{r}_5 \vec{$ アセンブラ: ASd Dx, Dy ASd # 〈データ〉, Dv ASd (ea) 15 14 13 12 11 9 8 7 6 フォーマット カウント/レジスタ (レジスタ・ シフト dr サイズ i/r 12 11 10 9 13 (メモリ・) シフト 0 0 dr 1 実効アドレス (2) ① シフト方向 0:右シフト 1:左シフト ② メモリと可変アドレッシング・モードのみ可 LSR: (ディスティネーション)〈カウント〉によるシフト → ディスティネーション LSL アセンブラ: LSd Dx. Dv LSd #〈データ〉, Dy LSd (ea) 15 14 13 12 11 9 8 7 6 フォーマット カウント/ (レジスタ・) サイズ i/r レジスタ (2) [00:バイト ① 01:7-F 10:ロング・ワード ② [0:シフト回数をイミディエート・データで指定 1:シフト回数をデータ・レジスタで指定 ③ シフトされるデータ・レジスタの番号 10 9 8 7 6 5 13 12 1 dr 1 1 実効アドレス 1 1 0 0 0 2 1 ① シフト方向 0: 右シフト ② メモリと可変アドレッシング・モードのみ可

図 7 · 10 (1)

7 命 令 セット

ROL: (ディスティネーション) 〈カウント〉によるローテート → ディスティネーション アセンブラ: ROd Dx, Dy ROd #〈データ〉, Dy ROd (ea) 13 12 11 (レジスタ・ (ローテート) O:ローテート回数をイミィディエート・データで指示 1:ローテート回数をデータ・レジスタで指示 ② ローテートされるデータ・レジスタの番号 15 13 12 11 10 9 8 7 6 5 ٦ 1 dr 1 実効アドレス (2) ① [0:右ローテート] 1:左ローテート ② メモリと可変のアドレッシングのみ可 ROXL : (ディスティネーション) 〈カウント〉によるローテート → ディスティネーション アセンブラ:ROXd Dx,Dy ROXd #〈データ〉, Dy ROXd (ea) 13 12 11 フォーマット レジスタ (レジスタ・) 1 1 dr サイズ i/r 1 (0:右ローテート [O:ローテート回数をイミディエート・データで指定 1:ローテート回数をデータ・レジスタで指定 ③ ローテートされるデータ・レジスタ番号 13 12 11 10 9 8 7 0 dr 1 実効アドレス 2 ① [0:右ローテイト] 1:左ローテイト ② メモリと可変のアドレッシング・モードのみ可

図 7 · 10 (2)

7.6 BCD 演算命令

BCD 演算命令には、ABCD (拡張 10 進加算) 命令、SBCD (拡張 10 進減算) 命令、NBCD (拡張 10 進ネゲート) 命令の三つがあり、2 進化 10 進数 (BCD) をバイト単位で扱う命令です。この三つの演算命令は、常に拡張フラグ (x) が含まれますので、プログラムするうえで X フラグの配慮が必要です。

ABCD (アド・デシマル・エクステンド) は,ソース・オペランドを拡張ビット (\mathbf{x}) とともにディスティネーション・オペランドに加えて,ディスティネーションに収納します.

SBCD(サブトラクト・デシマル・エクステンド)は,ソース・オペランドと拡張ビット(x)をディスティネーション・オペランドからBCD 演算を用いて減算して,ディスティネーションに収納します.

NBCD(ネゲート・デシマル・エクステンド)は,ゼロからディスティネーション・オペランドと拡張ビットを減算して,ディスティネーションに収納します. オペレーションは 10 進演算を用います.

命令	オペランド・サイズ	機能	内容
ABCD	8	$Dx10+Dy10+X\to Dx$ $Ax@-10+Ay@-10+X\to Ax@$	拡張付き 10 進加算
SBCD	8	Dx10-Dy10-X→Dx Ax@-10-Ay@-10-X→Ax@	拡張 10 進減算
NBCD	8	0-(EA)10-X-EA	拡張付き 10 進補数

表 7 · 7 BCD 演算命令

7 命 令 セット

ABCD: $(\vec{r}_1 \times \vec{r}_1 \times \vec{r}_1 \times \vec{r}_2)_{10} + (y - z)_{10} + x \rightarrow \vec{r}_1 \times \vec{r}_1 \times \vec{r}_2 \times \vec{r}_2 \times \vec{r}_1 \times \vec{r}_2 \times \vec{r}_2 \times \vec{r}_2 \times \vec{r}_3 \times \vec{r}_1 \times \vec{r}_2 \times \vec{r}_2 \times \vec{r}_3 \times \vec{r}_4 \times \vec{r}_1 \times \vec{r}_2 \times \vec{r}_3 \times \vec{r}_4 \times \vec{r}_$

ABCD-(Ay),-(Ax)

- ① ディスティネーションのレジスタ番号
- ② オペランドのアドレッシング・モード指定 (0:データ・レジスタからデータ・レジスタへのオペレーション 1:メモリからメモリへのオペレーション
- ③ ソース・レジスタ番号

SBCD: $(\vec{r}_1 \times \vec{r}_1 \times \vec{r}_1 \times \vec{r}_2)_{10} - (y - x)_{10} - x \rightarrow \vec{r}_1 \times \vec{r}_1 \times \vec{r}_2 \times \vec{r}_1 \times \vec{r}_2 \times \vec{r}_2 \times \vec{r}_2 \times \vec{r}_1 \times \vec{r}_2 \times \vec{r}_$

SBCD-(Ay),-(Ax)

- ① ディスティネーションのレジスタ番号
- ② オペランドのアドレッシング・モードを指定 [O:データ・レジスタからデータ・レジスタ 1:メモリからメモリ
- ③ ソース・レジスタ番号

NBCD: 0 - (ディスティネーション)₁0--X→ ディスティネーション アセンブラ:NBCD < e a >

 フォーマット
 0
 1
 0
 0
 1
 0
 0
 0
 0
 0
 要効アドレス

① データと可変のアドレッシング・モードのみ可

図 7·11 BCD 演算命令

7.7 2.6 7.1 操作命令

ビット操作命令には、表 $7\cdot8$ に示すように BTST (ビット・テスト), BSET (ビット・テストとセット), BCLR (ビット・テストとクリア), BCHG (ビット・テストと変更) の 4 種類の命令があります。これらはいずれもバイトかロング・ワードのオペランドを用いて、ビット・テストの結果に応じてビット操作を行います。

BTST(テスト・ビット)は、ディスティネーションのうちのソース・オペランドで示されるビットの状態を調べ、そのビットの状態によりコンディション・コードのゼロ・フラグ(**Z**)をセットします。

BSET (テスト・ビット・アンド・セット) は、BTST と同じ方法でビット・テストを行い、テストの後にテスト・ビットがディスティネーションによってセットされます。

BCLR (テスト・ビット・アンド・クリア) は、BTST と同じ方法でビット・テストを行い、テストの後にテスト・ビットはディスティネーションによってクリアされます。

BCHG (テスト・ビット・アンド・チェンジ) は、BTST と同じ方法でビット・テストを行い、テストの後にテスト・ビットはディスティネーションによって反転されます。

BCLR #2,\$40(A3)


BCHG D1, D2

アドレス・レジスタ A3 の内容に \$40 を加えたアドレスのバイトのビット 2 をクリアする・データ・レジスタ D1 で指示されたビット番号で D2 のビットがチェックされる・チェック結果はコンディション・コードの Z ビットに表示され、D2 の指定されたビットは反転される・

7命令セット

表 7・8 ビット操作命令

命令	オペランド・サイズ	機能	内 容
BTST	8,32	~(EA)のビット→Z	ビット・テスト
BSET	8,32	~(EA)のビット→Z l→EAのビット	ビット・テストとセット
BCLR	8,32	~(EA)のビット→Z O→EAのビット	ビット・テストとクリア
BCHG	8,32	~(EA)のビット→Z ~(EA)のビット→EAのビット	ビット・テストと変更



BTST:~(ディスティネーションの〈ビット番号〉)→ Z アセンブラ:BTST Dn, (ea) BTST # (データ). (ea) 12 11 9 フォーマット (ビット番号) ダイナミック 0 0 0 0 レジスタ 1 0 0 実効アドレス (2) ① ビット番号を格納しているデータ・レジスタの番号 ② アドレッシング・カテゴリのデータと可変のアドレッシ グ・モードのみ可 12 11 10 (I) 0 0 0 1 0 0 0 0 0 実効アドレス ビット番号 スタティック ビット番号 ① イミディエート・アドレッシング・モードを除いたアド レッシング・カテゴリのデータ可変のアドレッシング・ モードのみ可 BSET: ~(ディスティネーションの〈ビット番号〉)→ Z アセンブラ:BSET Dn, (ea) BSET # (データ), (ea) 1) 0 10 フォーマット 0 0 0 0 1 0 0 0 1 1 事効アドレス ビット番号 スタティック ビット番号 ① データと可変のアドレッシング・モードのみ可 BCLR:~(ディスティネーションの〈ビット番号〉)→ Z アセンブラ: BCLR Dn, (ea) BCLR #〈データ〉,〈ea〉 12 11 9 8 7 6 フォーマット 0 0 0 0 レジスタ 1 1 0 (ビット番号) 実効アドレス 12 11 10 0 0 0 0 1 0 0 0 1 0 実効アドレス ビット番号

BCHG:~(ディスティネーションの〈ビット番号〉)→Z

アセンブラ: BCHG Dn, (ea)

BCHG # (データ), (ea)

フォーマット 15 12 11 9 8 7 6 5 0 (ビット番号) ダイナミック

ビット番号

15 14 13 12 11 10 9 8 6 0 0 0 1 0 0 0 0 1 0 実効アドレス (ビット番号) スタティック 0 0 0 0 0 0 0 ビット番号

図 7 · 12

7・8 プログラム制御命令

プログラムの構成はジァンプやブランチを伴い、サブルーチンによるコール・プログラム・ルーチンなど、必ずしも順序正しくプログラムが実行されるとは限りません。このようなプログラムの制御命令には、表 $7\cdot9$ に示すように条件付き、無条件、リターンと**三つ**の分類ができます。条件付き命令にはBcc、DBcc、Scc の3種類があり、表 $7\cdot10$ に示す16種のテスト・コンディションを備え、コンディ

区分	命令	機 能
条件付き	Bcc DBcc Scc	条件付きブランチ(14条件) 8 ビットと 16 ビット変位 テスト条件、デクリメント・カウンタとブランチ 16 ビット変位 バイト条件セット(16条件)
無条件	BRA BSR JMP JSR	無条件プランチ 8ビットと16ビット変位 サブルーチンへジャンプ 8ビットと16ビット変位 ジャンプ サブルーチンへジャンプ
リターン	RTR RTS	リターンと条件コード復元 サブルーチンに戻り

表 7・9 プログラム制御命令

猆	7 .	10	テス	h =	コン	デ	ベシ=	ン

ニーモニック	コンディション	エンコーディング	テスト
Т	トルー	0000	1
F	フェール	0001	0
HI	111	0010	$\overline{\mathbf{C}} \cdot \overline{\mathbf{Z}}$
LS	ローかセーム	0011	C + Z
CC	キャリー・クリヤ	0100	C
CS	キャリー・セット	0101	С
NE	ノット・イコール	0110	$\overline{\mathbf{Z}}$
EQ	イコール	0111	Z
VC	オーバフロー・クリヤ	1000	$\overline{\nabla}$
VS	オーバフロー・セット	1001	V
PL	プラス	1010	N
MI	マイナス	1011	N
GE	大きいか等しい	1100	$\mathbf{N} \cdot \mathbf{V} + \widetilde{\mathbf{N}} \cdot \widetilde{\mathbf{V}}$
LT	小さい	1101	$\mathbf{N} \cdot \overline{\mathbf{V}} + \overline{\mathbf{N}} \cdot \mathbf{V}$
GT	大きい	1110	$\mathbf{N} \cdot \mathbf{\nabla} \cdot \overline{\mathbf{Z}} + \overline{\mathbf{N}} \cdot \overline{\mathbf{\nabla}} \cdot \overline{\mathbf{Z}}$
LE	小さいか等しい	1111	$Z + N \cdot \overline{V} + \overline{N} \cdot V$

ション付きブランチ命令とセット命令のコンディション・コードとテストの関係を示します。無条件命令にはBRA、BSR、JMP、JSR の4種類があり、リターン命令にはRTR、RTS の2種類があります。

 \mathbf{B}_{CC} 命令は,指定されたテスト条件が満足すると,プログラムの実行はプログラム・カウンタ (PC)+変位にブランチします.

DBcc 命令は、コンディション、データレジスタ、ディスティネーションの三つのパラメータによる繰返しループ命令のターミネータとして働きます。

- ① 指定した条件のコンディションをテストし、満足されたかどうかを判定します.
 - ② 条件が満たされているときは、ブランチせず、次の命令を実行します.
 - ③ 条件が満たされない場合は、レジスタの値を"1"だけ減算します。
 - ④ もしレジスタの値が"-1"ならばブランチせず、次の命令を実行します。
- ⑤ -1 でないときは、PC の値に符号拡張された 16 ビット変位を加えた位置から続行されます。

 \mathbf{S}_{CC} 命令は,指定したコンディションを調べ,条件が満たされているときは, 実効アドレスで指定されるバイトがすべて $\mathbf{1}$ にセットされ,条件が満たされない 場合には,すべて $\mathbf{0}$ にセットされます.

 \mathbf{BRA} 命令におけるプログラム実行は、プログラム・カウンタ (\mathbf{PC}) +変位 (\mathbf{d}) で結行されます。

BSR 命令の直後の命令のアドレスはシステム・スタックに収納され、その後、 プログラムの実行は変位の位置で続行されます。

JMP 命令におけるプログラム実行は、命令で指定される制御アドレッシング・モードで指定されるアドレスで続行されます。

JSR 命令の直後のアドレスがシステム・スタックに収納され、その後、プログラム実行は命令で指定されたアドレスで続行します。

RTR, RTS 命令は、コンディション・コードとPC をスタックから取り出します。また、命令実行前のコンディション・コードとPC は消去されます。

7 命 令 セ ッ ト

Bcc: もしcc ならばPC+d→PC

アセンブラ:Bcc 〈ラベル〉



アセンブラ: DBcc Dn, (ラベル)



Scc: もしcc ならば "1" → ディスティネーション もしcc でない "0" → ディスティネーション

アセンブラ:Scc (ea)



BRA: PC+d → PC

アセンブラ:BRA 〈ラベル〉



BSR: PC → SP@-: PC-d → PC

アセンブラ:BSR 〈ラベル〉



JMP: ディスティネーション→PC


アセンブラ: JMP (ea)



① ジャンプ先のアドレス指定、制御アドレシング・モードのみ可

JSR:PC→SP@-; ディスティネーション→PC

アセンブラ: JSR (ea)



① ジャンプ先のアドレス指定、制御アドレシング・モードのみ可

RTS: SP@+→PC アセンブラ: RTS

フォーマット 0 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1

図 7・13 プログラム制御命令

```
* SCC INSTRUCTION EXAMPLE

*THE SCC INSTRUCTION ALLOWS THE USER

*TO REMEMBER THE RESULT OF AN INSTRUCTION

*AND ACT UPON IT AT SOME LATER TIME

*

ORG $2000
CLR D0
CLR D0
CLR D1
CMP D0.D1
SEQ D2
ADDQ #1.D0
CMP D0.D1
SEQ D2
END
```

図 7・14 SCC プログラムの例

7命令セット




図 7·15 DBcc 命令フロー図

DDEC DO ALCCO	
DBEQ DO,\$1000	コンディションが "EQ" ならば次の命令を実行し、"EQ" でないならば "DO" から "1" 引く、そして、引かれた結果がマイナスならば次の命令を実行する。マイナスでなければ\$1000番地に飛ぶ
BNE.L \$5000	コンディションが "NE" のとき \$5000 番地へロング・ブラ
DNE.E \$3000	ンチする
BEQ.S \$5000	コンディションが "EQ" のとき \$5000 番地へショート・フ
	ランチする
無条件ジャンプ	
JMP 2(A7)	A7 に 2 を加えたアドレスへ飛ぶ
JMP.L \$1000	\$1000 番地へ飛ぶ、アブソリュート・ロング・ジャンプ
JSR \$5000	\$5000 番地のサブルーチンへ飛ぶ
BSR \$5000	\$5000 番地にあるサブルーチンへ飛ぶ

図 7・16 プログラム制御命令の例

7・9 リンク命令とアンリンク命令

リンク命令とアンリンク命令は、メモリ・スタックの割当てや復帰のための手順やサブルーチン用法などの命令です。そして、有効なデータ領域への使用や、作業領域の確保としてのシステム・スタック用法でもあります。また、プログラミングするうえで非常に有益な命令であり、リンク命令によってスタック・ポインタをどのように変更しても、UNLK命令を使用することによりフレーム・ポインタやスタック・ポインタがLINK命令前の値に自動的に復帰されることは大きな魅力といえます。

LINK(リンク)命令は、指定されたアドレス・レジスタの内容がスタックに収納され、その後、プリデクリメント(-4)されたスタック・ポインタの値がアドレス・レジスタにロードされます。そして、符号拡張されたディスプレースメントがスタック・ポインタに加えられます。

LINK: $An \rightarrow SP@-$; $SP \rightarrow An$; $SP+d \rightarrow SP$ $P \leftrightarrow T$; $SP+d \rightarrow SP$



- ① スタック・ポインタに加算する"2"の補数の整数
- ② リンクするためのアドレス・レジスタの番号

図 7 - 17

UNLK(アンリンク)命令は、指定されたアドレス・レジスタがスタック・ポインタにロードされ、アドレス・レジスタへスタックの先頭から取り出されたロング・ワードがロードされます。

UNLK:An→SP; SP@+→An アセンブラ:UNLK An



① アドレス・レジスタ番号

図 7・18

7命令セット




図 7・19 プログラム・フロー図

```
LINKUN MC68000 ASM
          00003000
                         ORG $3000
  7
  2 003000 47F82000
                         LEA $2000, A3
  3 003004 4FF81FF0
                         LEA $1FFO.SP
  4 003008 4E71
                        PROCA NOP -
                                            ─ ラベル "PROCA"
  5 00300A 4E71
                         NOP
  6 00300C 4E71
                         NOP
  7 00300E 486BFFFA
                         PEA -6(A3)
  8 003012 4EB83022
                         JSR PROCB -
                                             一 リンク・ルーチンヘジャンプ
  9 003016 4FEF0004
                         LEA 4(SP), SP
 10 00301A 4E71
                         NOP
 11 00301C 4E71
                         NOP
 12 00301E 4E71
                         NOP
 13 003020 60FE
                        ENDA BRA * ------ラベル "ENDA"
 14 003022 4E53FFF0
                        PROCE LINK A3, -$10 - 5 < "PROCE" .
 15 003026 4E71
                         NOP
 16 003028 4E71
                         NOP
 17 00302A 4E71
                         NOP
 18 00302C 4E5B
                         UNLK A3
 19 00302E 4E75
                         RTS .
                                             一 リターン
 20
                         END
 ***** TOTAL ERRORS 0-- 0
SYMBOL TABLE
ENDA
           003020 PROCA
                            003008 PROCB
                                              003022
```

図 7・20 リンク、アンリンクのプログラム例

■ VME/10 システムブロック図 VME 10システム・ブロック図 *グラフィックを使用しなければ ばグラフィック用のDRAMを システム用のDRAMとして使 (DISPLAY 用できます **KEYBOARD** SYSTEM CONTROL GRAPHICS MODULE DRAM * DISPLAY DRAM CONTROLLER 384kb MC6845 CHARACTER PIXEL MC68010 KEYBOARD DUAL MPU MC68451 MMU CONTROLLER DISPLAY GRAPHICS RAM CONTROL MC68661 CONTROL STATIO LOGCAL BUS TIME OF DAY CLOCK W BATTERY BACKUP L/B BOOTSTRAP **VMEbus** CHANNEL SELE-TEST. INTERFACE INTERFACE DEBUG ROM WINCHESTER DISK I/O CHANNEL FLOPPY DRIVES CONTROLLER

特 長

- 1. MC 68010 16 ビット仮想マシン塔載.
- 2. MC 68451 メモリ管理用 LSI 塔載.
- 3. VME bus バス仕様と I/O Channel インタフェース.
- 4. 34 K バイトのダイナミック RAM と8 K バイトのスタティック RAM 実装.
- 5. 表示形式をソフトウェアで制御できる.
- ウィンチェスタ・ディスク(6 M/19 M バイトのアンフォマット).

VME/10 マイクロコンピュータ・システム (その2) 〈その3はp.143〉

VMEbus

7・10 システム制御命令

システム制御命令は、表7·11 に示すように特権命令、トラップ命令、ステータス・レジスタ命令と機能別に3タイプに分類できます。

RESET(リセット)は、リセット・ラインをセットし、すべての外部デバイスをリセットしますが、68000の内部レジスタはプログラム・カウンタ以外のレジスタ群は変化しません。

RTE (リターン・フロム・エクセプション) は、スタックからプログラム・カウンタとステータス・レジスタを読み出し、プログラム・カウンタの示すアドレスから処理を続行します。

STOP(ロード・ステータス・レジスタ・アンド・ストップ)は、イミディエート・データの16ビットがステータス・レジスタに転送され、68000は命令フェッチと実行を停止します。

MOVE USP (ムーブ・ユーザ・スタック・ポインタ) は,ユーザ・スタック・ポインタの内容と指定されたアドレス・レジスタとを転送します.

区分	命令	機能
特 権 命 令	RESET RTE STOP ORI to SR MOVE USP ANDI to SR EORI to SR	外部デバイス・リセット 例外からのリターン プログラム例外のストップ ステータス・レジスタへの論理 OR ユーザ・スタック・ポインタへの転送 ステータス・レジスタへの論理 AND ステータス・レジスタへの論理 EOR 新しいステータス・レジスタのロード
トラップ命令	TRAP TRAPV CHK	トラップ オーバフロー・トラップ レジスタ限界チェック
ステータス・ レジスタ	ANDI to CCR EORI to CCR MOVE EA to CCR ORI to CCR MOVE SR to EA	コンディション・コードへの論理 AND コンディション・コードへの論理 EOR 新しいコンディション・コードのロード コンディション・コードへの論理 OR ステータス・レジスタの収納

表 7・11 システム制御命令

TRAP (トラップ) は、68000 が無条件で例外処理を開始します。命令の下位 4 ビットで指定されるトラップ命令の例外ベクタを参照するようベクタ番号が作られます。

TRAPV (トラップ・オン・オーバフロー) は,68000 がオーバフロー状態のときに例外処理を開始します。

CHK (チェック・レジスタ・アゲンスト・ボウンダ) は,指定したデータ・レジスタの下位ワードの値とソース・オペランドで示される"2"の補数の整数と比較し,レジスタ値が0より小さいか,指定した整数値より大きいと,68000は例外処理を開始します.

ステータス・レジスタ命令は、コンディション・コードに対する論理 AND、論理 EOR、論理 OR のオペレーションや、コンディション・コードのセッティングやレジスタへの収納などの命令です。

RESET: アセンブラ: RESET 15 14 13 12 11 10 9 8 7 0 1 1 1 フォーマット 0 1 RTE: SP@+→SR SR@+→PC アセンブラ: RTE 15 14 13 12 11 10 9 8 7 0 0 0 1 1 0 STOP: イミディエート・データ→ SR アセンブラ:STOP #××× 15 14 13 12 11 10 9 8 7 6 5 4 0 1 1 1 0 0 1 1 1 フォーマット イミディエート・データ ① SR にロードするイミディエート・データを指定

図 7・21(1)

7 命 令 セット

MOVE USP : USP \rightarrow An

An - USP

アセンブラ: MOVE USP, An

MOVE An, USP

フォーマット 0 1 0 0 1 1 1 0 9 8 7 6 5 4 3 2 1 0 0 1 1 1 0 0 0 1 1 0 0 dr レジスタ

① [アドレス・レジスタをユーザ・スタック・ポインタへ転送:0] ユーザ・スタック・ポインタをアドレス・レジスタへ転送:1]

② アドレス・レジスタ番号

TRAP: PC → SSP@-

SR→SSP@-

(ベクタ)→PC

アセンブラ:TRAP # (ベクタ)

① 16 個のベクタ番号の指定

TRAPV: & L V & S TRAP

アセンブラ: TRAPV

CHK: & L Dn (0 m Dn) ((ea)) & 5 TRAP

アセンブラ: CHK (ea), Dn

 フォーマット
 0
 1
 0
 0
 レジスタ
 1
 1
 0
 実効アドレス

(2)

- ① データ・レジスタ番号. この内容が調べられる
- ② ソース・オベランドを指定し、この内容が上限値. データ・アドレッシング・モードのみ可

図 7・21 (2)

8 システムの構成

68000 のシステム構成を,基本的なシステム構成をベースに,最小システム構成の条件や68000 ファミリ・チップを用いた中位システム構成,上位システム構成へと展開し,またシステムとVE RSAbus,モジュールの関係を説明します.

銀貨物製作業的等級。中央中央地區(日本中華東部的東省市的中華 **3.8・1** 支**最小ジステム** 東京東京中央中央中央中央中央中央中央中央中央中央中央中央中央

68000 における最小システム構成は、図 8・2 に示すような**四つ**の基本的機能が要求されます。これらの基本構成に基づいて構成されたシステムが、図 8・1 (a) と (b) です。メモリや 6800 I/O の仕様は、MC 68000 をどのようなスピードのものを使用するか、また、どのような I/O を使用するかによって分かれてきます。

例えば、メモリ関係は MC6810 スタティック RAM、MC6829 MMU があり、DMA コントローラには MC6844(並列転送)、MC6855(直列転送)があり、並列 I/O インタフェースには MC6821 (PIA)、直列インタフェースには MC6850 (非同期型)、MC6852 (同期型)、MC6854 (データ・リンク型)があり、ディスプレイ・コントローラには MC6845 (CRT コントローラ)、MC6847 (ディスプレイ・コントローラ)などがあります.




図 8・1 68000 最小システム




図 8・2 システムの基本構成




図 8・3 68000 の基本システム

8.20年位システム構成派の意思を派遣派の派

中位システム構成は、図 8・4 に示すように、最小システムに **MC68120** IPC (インテリジェント・ペリフェラル・コントローラ) が数個追加されることにより、中規模システムの構成となります。

数個の IPC が追加されることにより、数個のマイクロプロセッサやメモリ(R AM, ROM)や I/O ポートを備えることができ、最小システムに比べ高効率な分散処理形式が構成でき、各処理速度、実行速度が数段異なってくることです。また、68000 周波数スピードの選択や 6800 I/O 関係の選択は、最小システムと同様に選択して使用します。




図 8・4 68000 中位システム

上位システム構成は、マルチチャネルを備えることによってマルチユーザ・システムを構成し、リアルタイム・バス・ステートやリモート開発ステーションを備えることができます。

図 8・5 に示すように、中位システム機能のほかに、MC68450 DMAC、MC68 451 MMU、MC68230 PIT などの機能が追加されます。メモリ管理ユニット(M MU)の追加によって、68000 の 16 M バイトのアドレス空間のアドレス変換とメモリ保護が強化され、しかも大容量のメモリを高効率に管理でき、オペレーティング・システムのオーバヘットを減少させることができます。また、ダイレクト・メモリ・アクセス・コントローラ(DMAC)の追加によって、四つの完全に独立したチャネルを持つことができ、4M バイト/ 秒という高速なデータ転送が実行できます。




図 8・5 68000 上位システム

8·4 システムと VERSAbus の関係

VERSAbus は、スピード・アプリケーション用として、MC 68000 用のボード、シャーシ、システム・ソフトウェアなどを応用機器製作要素としてモジュール化したファミリです。

バーサ・バスは、マルチプロセス・システムのバス・ストラクチャをとっており、8 ビット、16 ビット、32 ビットの非同期式データと高速度のデータの転送を行います。そして、32 アドレス・ラインによって、40 億バイトのメモリを直接アクセスできます。またこれらのデータは、デバイス間のブロック・データ転送が 5 レベルのバスの優先スケマティックによってスムーズに行われます。そして、VERS Abus ストラクチャにおけるバス・クリア・コマンドを介してダイナミックに優先度を適応させます。

図 8・6 は、各種のモジュールとパフォーマンスの関係および推移を示したものです。また、価格とパフォーマンスの関係も選択の重要な要素の一つといえます。

図8・8は、バーサ・バスをベースに基本システムを構成した場合、拡張サポートの場合、マルチユーザ・システムの場合のブロック図とおのおのの関係を図示したものです。また、システムの拡張は単純であり、EXORmacsのシャーシに、




図 8・6 モジュールとパフォーマンスの関係

それぞれ適応するプラグ式のペリフェラルやモジュールを差し込むだけでよく、 VERSdos オペレーティング・システムのアップデート・デバイス・テーブルと SYSGEN ユーティリティを用いて実行できます。






図 8・7 スピード・アプリケーション・バーサ・バス





8 システムの構成

① MC68000 MPU(8 MHz)

モノボード・マイクロコンピュータ

- 2 VERSAbusインタフェース
- ③ 2個のシリアルI/Oポート RS-422用の同期式、非同期式のプログラマブルとストラバブル
- 4個のパラレルI/Oポート おのおの8個のデータと2個のハンドシェーク・ライン
- ⑤ 3×16ビットプログラマブル・タイマ
- ⑥ バックプレーン 入力/出力 コネクタ
- ① ROM, EPROMソケット (64KMAX, 2, 4, 8Kバイト・ピンコンパチ)
- 8 DRAM (32~64Kバイト)
- (9) システム・テストとリセットのスイッチ、ボード・ステータス表示
- ⑩ システム・コントロール・ファンクション
 - VERSAbusアービタ
 - VERSAbusインタラブト・ハンドラ
 - VERSAbusシステム・クロック、リセット、テスト、その他




図 8 ⋅ 9

9. 周辺ファミリ・チップ

いままで述べたように MC 68000 は,他のプロセッサに類のない卓越した性能を持つマイクロプロセッサです.しかし,その性能をシステムで生かすには,周辺の LSI のサポートがあってこそです.この章では,これらの周辺チップの開発予定を明らかにするとともに,特に重要と思われる周辺チップについては,若干の機能の説明をしました.

9•1 MC68000をサポートする周辺チップ。

MC68000 を中心にしたマイクロコンピュータ・システムにおいて、システムの性能や信頼性向上は、MC68000 周辺チップのサポートを欠かすことができません.

モトローラ社は、図 9・1 に示すように、これらの周辺チップの開発、発売を予定しており、現在すでに MC 68451 (MMU:メモリ管理ユニット)、MC 68230 (PI/T:並列インタフェース用 IC タイマ内蔵)、MC 68120 (IPC:インテリジェント・ペリフェラル・コントローラ) および数種の通信用 LSI を入手可能にしています。また、バーチャル機構を実現し、演算命令などの改良により実行スピードが向上した 16/32 ビット・マイクロプロセッサ MC 68010 もすでに発売中です。MC 68010 は、MC 68000 とピン・コンパチブルで、命令などもアップワード・コンパチブルですので、MC 68000 で組まれたシステムをハードウェアの変更なしに置き換えるだけで、システムのパフォーマンス・アップを図ることができます。

MC68000 周辺チップは、大きく分けて**三つ**に分類できます。それは、直接 M C68000 の出力する論理アドレスをシステムのグローバルの物理アドレスに変換するメモリ管理ユニットと、各種コントローラおよび各種インタフェース用チップです。

さらに MC 68000 ファミリは、単なる 16/32 ビットの新たなファミリ群として登場したわけではなく、8 ビットのシステム・バスを持つ MC 6800 ファミリに対して上位互換性を保っています。したがって、MC 68000 は、その同期式のバス・コントロール・ラインを用いて直接 MC 6800 ファミリを接続し、周辺チップとして働かせることができます(図 $9\cdot2$ 参照)。

システムの性能向上の手段としては、クロック・スピードの速い MPU を用いる ことがあげられます. 現状では、12MHz のクロック・スピードを持つ MC 68000 L12 まで入手可能ですが、アクセス・タイムの遅いメモリや遅いクロック動作の 周辺チップでは、スループットの向上は見込めません. 周辺チップのクロック・スピードも向上する方向にありますが、今は8MHz が主流となっており、コス

ト・パフォーマンスの点からも、システム・クロックを決める場合、周辺チップのクロック・スピードがかぎになっているのが現状です。




図 9・1 68000 ファミリ・チップ




図 9・2 68000 と 6800 の接続ペリフェラル

9•2 メモリ管理ユニット MC 68451

MC 68451 は、MC 68000 が出力する 16M バイトの論理アドレス空間を、実際に存在する物理アドレスに変換し、その物理アドレスの管理をする MC 68000 周辺 LSI です。MC 68000 が保有する 16M バイトのアドレス空間や、ユーザ・モード/スーパバイザ・モードの二つの特権レベルの分離、そして強力なアドレッシング・モードなどの高性能な機能は、シングルユーザ/シングルタスク、バッチ指向の処理にとどまらず、ミニコン・クラス以上のコンピュータが実現していたマル




図 9・3 フィジカル・メモリにおけるマッピング・ロジカル・セグメント

チューザ/マルチタスク、リアルタイムなどの処理を十分サポートできるものです。これらのマルチ処理を行うには、当然、タスク間/システム・プログラムとユーザ・プログラム間/ユーザ間の相互アクセスをプログラマブルで禁止し、メモリ内の割付け、メモリの管理、保護を実行するメモリ管理用のチップ MC68451 が必要になります。

MC68451MMU (MEMORY MANAGMENT UNIT) の主な機能は、29.3 に示すような論理アドレスの、実際に存在する物理アドレスへの変換にあります。また、MC68000 と 1 個の MMU、そしてメモリからなる最小システムを29.4 に示し、MMU 内部の機能ブロック図を29.5 に示します。

MMU は,メモリ空間がページ(256 バイト~16 M バイト,2" バイト $8 \le n \le 24$)に分割された空間を,それぞれ論理/物理アドレス空間に割り付け,変換テーブルにより相互の対応をとるページング方式を用いています.

MMUは、図9・3に示す各アドレス空間の変換に際して、前もって内部のレジスタに設定された書込み保護、ファンクション・コードの指定(スーパバイザ/ユーザの分離、プログラム/データの分離)、アドレス空間の位置、大きさなどを




図 9・4 シングル MMU システム・ブロック図

9 周辺ファミリ・チップ

図 9·5 で示されるようなフローでチェックし、もしそれらに違反があると、割込みやフォルトなどでプロセッサに知らせます。

また,MC68451 の特長として,一つのシステムに複数の MPU を共有できることがあげられます. おのおのの MMU は,アドレス空間を **32** 個のセグメントに分割して管理,保護する能力を持っていますが,それ以上のセグメントが必要な場合に複数の MMU を使用します.

MC68451 は、前に述べたセグメント・フォルト (書込み/セグメント範囲違反など)をプロセッサに知らせる機能により、仮想記憶制御に対応します.しかし、それにはプロセッサ自体にセグメント・フォルトの要因解除後の再開始機能が含




図 9·5 MMUのファンクション・ブロック図

まれていなければなりません。この機能を実現するには、MC68010(バーチャル・マシン)が持つ例外処理の強化や、フォルト発生時、プロセッサが内部状態(データ/アドレス・レジスタ、プログラム・カウンタ、ファンクション・コード、中断された命令など)を再開始可能に十分なだけスタックする機能を備えることによりなされます。

MC68000 は,MC68010 のような命令の再開始機能は備えていませんが,図 $9\cdot6$ のように 2 台のプロセッサを用いて仮想記憶制御を実現します.図中の MP U1 が通常の処理を行う主プロセッサとなり, MPU2 が,MPU1 をバック・アップして仮想記憶制御を実行します.MPU2 は,セグメント不在のフォルトをバス・エラー入力により検出すると,MPU1 への $\overline{\text{DTACK}}$ (データ転送アクノリッジ)入力信号を強制的に返さないようにし,MPU1 をウエート・ステート($\overline{\text{DTACK}}$ 待ち)状態にします.この間 MPU2 がバス・マスタとなり,二次記憶機器などのハード・ディスクから主記憶上に不在であったデータを主記憶にセグメント・スワップし,MMU のセグメント・ディスクリプタ更新をします.その後 $\overline{\text{DTACK}}$ を MPU1 に返すことにより,MPU1 は中断されていた命令を開始し,通常の処理を続行します.




図 9·6 MC68000 と MC68451 におけるバーチャル・メモリ例

9・3 DMA コントローラ MC68450

16 ビットのマイクロコンピュータ・システム,特に MC 68000 を CPU とした 高性能なミニコン・クラスのシステムでは、大量のデータが必要となります。ま た、リアル・タイム処理を実行するにあたっては、入出力機器から随時データを 入力し、システムの主記憶に高速データ転送をしなければなりません。

24 맞게 맞어나는 사람들이 들어 가는 사람들이 되는 사람들이 되는 사람들이 되는 사람들이 하다.

このように高速 CRT 端末、ハード・ディスクおよびフロッピー・ディスクなどの大量のデータ入出力機器を持ったシステムや、メモリ内をタスク分けしてデータやプログラム域の整備を必要とするシステムでは、入出力機器と主記憶、あるいは主記憶間での大量のデータ転送が要求されます。MC68000 自身も、MOVE

項目単位		MC 68450	i8089	MC 6844	
クロック周波数	MHz	4, 6, 8 (予定)	5	1, 1.5, 2	
パッケージ・ピン数	本	64	40	40	
チャネル数	本	4	2	4	
直接アドレス空間	バイト	16M	1 M	64K	
転送単位	ビット	8/16/32	8/16	8	
転送語数	語	64 K	64K	64K	
最高転送速度	M バイト/秒	4 (8MHz版)	1.25	2 (2MHz版)	
対応デバイス	ビット	8/16	8/16	8	
復数ブロック転送機能		ク転送機能 アレイ・チェーン, リンク・アレイ・チェーン, コンティニュー		コンティニュー	
その他		 りト機能, ホ・・ア・大機能, ボ・・ルト機能, バな能, バな能, がない がった かった かった カー・デー かった カー・デー がった アド重 りかりが、カ・・ア・エーを がまり カー・ア・エー かった カー・ア・エー カー・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア	して動作する ▷トランスレート機能 ▷サーチ機能 ▷ I/O アドレス空間 とメモリ・アドレス空間 ス空間を分離	▷ メモリ - メモリ間転 送機能なし ▷ HMCS 6800 周 辺 LSI, ただし HD 68000 と直接イン タフェース可能	

表 9・1 DMAコントローラの比較

命令などの転送命令により、データ転送を実行することができますが、アドレス情報、転送語長および転送後の語長計算をして転送終了をソフトウェアですべて 考慮しなければならないため、大量の高速データ転送は見込めません.

そこで、マイクロプロセッサに代わってバス占有権を奪い、この高速データ転送を制御するMC68000周辺LSIであるDMAC (DIRECT MEMORY ACCESS CONTROLLER) が登場します。いままでにも、8 ビット・マイクロプロセッサ用 DMA コントローラやインテルi8089 I/O コントローラなどが製品化されていますが、MC68450は、16 ビットのDMA 転送専用コントローラとしては初めてのものです。入出力機器制御用のプロセッサとして働き、その手段としてDMA 転送機能を備えているi8089とは、基本的に異なったLSIです。

各種 DMA コントローラの機能比較を表 9·1 に示します.

MC68450は, MC68000の持つ高信頼性システム設計を反映しており, 他の




図 9・7 単一ブロック転送

9 周辺ファミリ・チップ

DMA コントローラにはない例外処理,エラー検出機能や,外部アボート入力やソフトウェアによるホルト,アボートなどの機能を備え,しかも最高転送速度 4M バイト/秒を実現し,従来の DMA コントローラの性能を大幅に超えたものといえます。MC68450 は,1 チップに独立したチャネルを四つ内蔵し,各チャネルの優先順位もソフトで設定できます。

転送データの単位は8,16,32 ビットで,32 ビットのデータ転送では,二重アトプレッシング・モートを用いて実行します。

MC68450 は、四つの完全に独立したチャネルをそれぞれ異なる入出力機器を接続し、連続したデータ群(データ・ブロック)の転送を、以下に述べる3種類のモードで実行します。

(1) コンティニュー・モード (図9·7参照): 単一ブロック転送を MPU の指示により自動的に繰り返す転送方式. 単一ブロック転送とは、メモリおよびデ




図 9・8 アレイ・チェーン転送

バイスの転送元あるいは転送先の先頭アドレスと転送語数を DMA(内の各レジスタに MPU が設定し、1 データ・ブロック転送する方式。

- (2) アレイ・チェーン・モード (図9・8参照): MPU があらかじめメモリ内にブロック情報をアレイ状に並べたテーブルを作成し, DMAC の初期化 (レジスタ設定)をすることにより, DMAC が各ブロック転送ごとにテーブルを参照し、複数のデータ・ブロック転送を自動的に行う方式.
- (3) リンク・アレイ・チェーン・モード (図9・9参照): アレイ・チェーンと 同様に複数のデータ・ブロック転送に使用されます。両方式ともに各ブロックの 先頭アドレスと転送語数をメモリ内に収納していますが、リンク・アレイ・チェーン・モードでは、さらにリンク・アドレス (次のブロックの転送情報の入っているアドレス) も収納しています。したがって、この場合、アレイ・テーブルが連続する必要がなく、ブロック転送の削除や挿入が、リンク・アドレスを書き換え




図 9・9 リンク・アレイ・チェーン転送

9 周辺ファミリ・チップ

るだけで簡単にできます.

また、DMAC がデータ転送要求を受け付ける方法も、大きく分けて以下の三つがあります。

- (1) バースト・モード:連続するバス・サイクルを占有し、連続してデータ 転送する方式.
- (2) サイクル・スチール・モード:1 データ単位ごとに DMAC が MPU から バス占有権を奪いデータ転送をする方式.
- (3) オート・リクエスト・モード:DMAC が内部的に転送要求を出す方式.

316. 这一次表 316 区 316 E 31

9·43 MC68000周辺通信用LSI

現在、コンピュータ・システムが扱う情報は、増大/高度化/多様化の方向にあります。そのシステム間の正確な高速データ通信は、情報の停止(腐沈化)を防ぐとともに資源共用化を図ることができ、コンピュータ・ネットワークの信頼性や性能を決める重要な役割を果します。

データ通信方式には、大きく分けて非同期式(調歩同期)通信方式と同期式通信方式の二つがあります。また、同期方式の通信においても、同期方式やデータのフォーマッティングの違いにより、HDLC、SDLC、BISYNC、イーサネットなど各種プロトコルの通信があります。

MC68000 ファミリ・データ通信用 LSI は、これらの通信方式の一つ以上を満足するように設計されています(図 $9\cdot10$ 参照).

また、各データ通信用 LSI の機能比較表を表 9·2 および表 9·3 に示しました.




図 9・10 68000 ファミリのデータ通信用チップの方向

9 周辺ファミリ・チップ

表 9・2 68000 データ・コミュニケーション・コンパージョン

	68661		68652	68564	68562
	EPCI	DUART	MPCC	SIO	DUSCC
68000 INTERFACE	NO	YES	NO	YES	YES
ASYNCHRONOUS STOP BITS	YES	YES	NO	YES	YES
1,1,5,2	YES	YES	NO	YES	YES
INCREMENTS	NO	YES	NO	NO	YES
PARITY	YES	YES	NO	YES	YES
SYNCHRONOUS	YES	NO	YES	YES	YES
BOP	NO	NO	YES	YES	YES
BCP	YES	NO	YES	YES	YES
CHANNELS	1	2	1	2	2
MAX RATE(MBITS/S)	1	1	2	1	4
BUFFERING R/T	2/2	4/2	1/1	4/2	4/4
DATA BUS	8	8	8/16	8	8
PROG BAUD RATES	YES	YES	NO	NO	YES
CRC	NO	NO	YES	YES	YES
INTERRUPTS V & AV	NO	V	NO	V & A	V & A
INTERRUPT REGS	0	4	0	2	5
REGISTERS	12	17	4	21	27
PROG TIMER	NO	YES	NO	NO	YES
CHAR LENGTH	5-8	5-8	1-8	5-8	5-8
PROTOCOLS BOP	S=SUPPORTED	ON CHIP	C=CAPA	BLE OF P	ERFORMING
ACCCP			C	C	C
HDLC			C	S	C
SDLC			C	S	S
X.25			C	C	C
BCP					
BISYNC	Ç		C	C	S
DDCMP	С		C	C	C
PINS	28	4.0	4.0	4.8	40/48

表 9・3 68000 データ・コミュニケーション・サポート

SPEED	PROTOCOL	DEVICE
O TO 1M BPS	ASYNCHRONOUS	MC6850
		MC68562
		MC68564
		MC68661
		MC68681
	BCP-BISYNC	MC6852
		MC68562
		MC68564
		MC68652
		MC68661
	BOP-SDLC/HDLC/X.25	MC6854
		MC68562
		MC68564
		MC68652
1M TO 2M BPS	BCP	MC6852(4.5M
		MC68562
		MC68652
	BOP	MC6854
		MC68562
		MC68652
2.0 TO 4.0 BPS	BCP	MC68562
	BOP	MC68562

9•5 MC68000 と MC6846のインタフェース例

MC6846 ROM I/O タイマ(RIOT)と 68000 のインタフェース例を図 9・12 に示します. MC6846 RIOT は, $2K\times8$ のマスク・プログラム ROM と 8 ビットの I/O ポート, 16 ビットのプログラマブル・タイマ/カウンタを内蔵した 40 ピンの パッケージです.

図 9・12 は、68000 と RIOT とのインタフェースを、下位の10 本のアドレス・ライン($A1\sim A10$)と 16 本のデータ・ライン($D0\sim D15$)、リード・ライト線(R/\overline{W})、リセット(\overline{RESET})、イネーブル(E)、チップ・セレクト信号を用いた TVBug 回路です.

図 9・13, 図 9・14 に示すように、RIOT は同期式、非同期式でも 68000 とインタフェースが行えます。ROM セレクト用と I/O タイマ用として CSO 上位側 と CS1 下位側があり、アドレスは、上位側の $A6 \sim A10$ 、下位側の $A3 \sim A5$ と、 I/O コントロール・レジスタ用の $A0 \sim A3$ があります。



9 周辺ファミリ・チップ




図 9・12 68000 と MC 6846 のインタフェース・ブロック図




図 9・13 同期式インタフェースのデコーディング回路




図 9・14 非同期式インタフェース回路





図 9·15 68000 と MC 6846



インタフェースのスケマティック

	00001000	OR ROMSTR	ORG \$1000 R ROU	\$10000	*STARTING ADDR.
		*)		OF '46 ROM
	00011882	PCR *	正QU	\$11882	*'46 PERIPH. CNTR. REG.
	00011884	DDR *	EQU	\$11884	*'46 DATA DIR. REGISTER
	00011886	PDR	пфп	\$11886	**46 PERIPH.
001000	33FC0000 00011882	<u>.</u>	MOVE.W	#\$O,PCR	
001008	33FCFFFF 00011884		MOVE, W	#SFFFF, DDR	
001010	30300009	* *	MOVE, W	#\$0A-1,D0	SET NUMB. OF WORDS FROM ROM TO DISPLAY
		* * *	*	*	* * *
		* *	DISPLAY RO	ROUTINE - USES REGS	38. Al,D0,Dl,D2,D3
		* * *	*	*	* *
		* HEX	TO DECIMAL	DECIMAL MODIFICATION	IF HEX DIGIT GT 9, SUBTRACT 8
001014	227C00010000	CVRCHK	MOVE.L MOVE.W	#ROMSTR, A1 (A1), D1	LOAD IN STR. ADDR FETCH WD. FM ROM
001010	3401		MOVE. W	D1, D2	MOVE TO SCTCH AREA
001010	0242000F		AND.W	#\$000F, D2	ATE L.S. D
001022	00420009		CMP.W	#\$0009, D2	CHCK IF NEEDS MOD
001026	6F000004		BLE	BYTE2	NOT,
00102A	5142		SUB.W	#\$0008,D2	ľΩ
001020	3601	BYTE2	MOVE.W	D1,D3	SECOND B
00102月	024300F0		AND.W	1480090,03	TO SCRATCH AREA AND REPEAT PROC
001036	6F000006		BLE	1	
00103A	44		SUB.W	-	
00103瓦	8443	BYTE3	OR.W	D3,D2	

LONG WD. FOR MSB.	DISPYD DATA IN D2 WRITE DATA TO PIA DLY FOR 5 SEC	GO AGN IF <> 10	RITE TO THE DISPL		001052 00106A
T ESU	DISP WRIT DLY	00	PCR DDR TO WRITE		BYTE4 DONE
#\$0F00,D3 #\$0900,D3 BYTE4 #\$0800,D3 D3,D2 D1,D3 #\$F000,D3	DONE #\$8000,D3 D3,D2 D2,PDR #250000,D7 #1,D7	DO, BYTE1 SBUG	\$11882 \$11884 \$11884		00103E B) 001078 D(010000
***************************************	A # A A # # A	DO, B	ARE		BYTE3 DLY ROMSTR
AND.W CMP.W BLE SUB.W OR.W MOVE.L AND.L	BLE SUB.W OR.W MOVE.W MOVE.L SUB.L	ACK	TRAP DC.W PIA ADRESSES		02C 884 886
BYTE4	DONE	* * 1	E E E E E E E E E E E E E E E E E E E	0	001
02430F00 0C430900 6F000006 04430800 8443 2601 0283000F000	6F000006 04438000 8443 33C200011886 5387 6AFG	51C8FF9C	4E4F	TOTAL ERRORS 0-	00101A BYTE2 001014 DDR 011882 PDR
	001068 001066 00106A 00106C 001078	00107G	001080 001082		
ろ ろ な 4 4 4 4 4 .	4 4 4 4 4 5 5 5	ら ら る の よ に	2 H O C C C C C C C C C C C C C C C C C C	****	BYTE1 CVRCHK PCR

図 9・16 サンプル回路における 68000プログラム例

MC 68010 仮想マシン

MC 68010 は MC 68000/68008 の機能と特徴を完全にカバーし、Virchual Memory/Machine をサポートします。

68000 と比べての主な追加点と変更点

(1) 二つのレジスタの追加

VBR: ベクタ・ベース・レジスタ (ベクタ・テーブルをリロケータブルにする)

SFC, DFC: オルタネイト・ファンクション・コードレジスタ (オルタネイト・アドレス・スペースへの転送)

(2) 新規インストラクションの追加

RTD: Return and Dellocate Stack

MOVES: Move Alternate Address Space


MOVEC: Move Control Register

MOVE from CCR: Move from Condition Code Register

(3) 1 部のインストラクションがスピード・アップされた.

全体的に 20~25% のスピードアップ

(4) 特権命令 MOVE from SR 命令が特権命令に変更



68000 の開発支援装置であるエクサマクス (EXORmacs) とボックス・コンピュータ (VMC 68/2) の構成と機能について,それぞれやさしく 図示し説明します。そして,エクサマクスとボックス・コンピュータの特長と用途も説明します。また,用途,方法をより理解していただくために, EXORmacsの実際の使用例,ディスク・オペレーティング・システム (VERSAdos) も載せておきました。

エクサマクス(EXORmacs)は、MC 68000 (16/32 ビット・プロセッサ)の ソフトウェアとハードウェア設計者による開発や設計を容易にするためのサポート・システムです。ハードウェアのアーキテクチャは、今後のマイクロコンピュータにおいて要求されるハイ・パフォーマンスをサポートできます。また、マルチタスクキング・オペレーティング・システムは、フロッピー・ディスク・ベース・システムおよびハード・ディスク・ベース・システムをサポートします。ハード・ディスク・ベースとフロッピー・ディスク・ベースとの相違は、供給されるドライブ・ユニットと"VERSAdos-E"オペレーティング・システムによって決定されます。

भू दि भू दे भू दे भू दे भ भ भ भ दे भू दिस्त भ भ भ दे भू हो भू दे भू दे भू दे भू दे भू दे भू दे भा दे हो भू दे ह

[1] エクサマクスの特長

- (1) MPUに MC 68000 を搭載し、MC 68000 のための最大 8 ステーション のマルチユーザ開発システムです。
- (2) マルチタスク・オペレーティング・システムとメモリ・マネージメント機能を持ち、I/O 分散処理方式を備えています.
- (3) 構造化文が使えるマクロ・アセンブラと PASCAL 高級言語が使え、シンボリック・デバッギングが可能です。
- (4) ハード・ディスク・サブ・システムは、2台のドライブをサポートし、記憶容量は 32 M バイトから 192 M バイトまで可能です。また、1 M バイトのフロッピー・ディスクをサポートし、2 M バイトまで拡張が可能です。
- (5) おのおの 16 M バイトのメモリ空間を持つ一次マップ, 二次マップの二 重メモリ・マップ機能をサポートし, 工業規格のバーサ・バス (VERSAbus) に よって, 32 ビットのデータ・バスをサポートします。
- (6) 自己診断ファームウェアによるセルフ・テストやフロント・パネルで動作状態やエラー箇所が表示されます。
 - (7) ホスト・コンピュータからオンライン・ダウン・ロードが可能です。
- (8) 132 桁のプリンタの駆動ができ,スピードは,180 ch/600 line·s の 2 種




図 10・1 開発のフロー

IO MC 68000 開発装置

類のプリンタをサポートし、インテリジェント CRT によってソフト・キー入力ができます。

エクサマクスのシステム構成は、表 10・1 に示すようにフロッピー・ディスク・

表 10・1 エクサマクスの構成

構成

			フロッピー・ディスク・タイプ	ハードディス	スク・タイプ								
タ	1	プ	M68KMACSS3/M68KMACSF1	M68KMACSH1	M68KMACSH1A								
С	Р	U		EXORmacs 本体									
С	R	Т		EXORterm 155									
D	1 5	s K	EXORdisk III (1.0 Mbyte フロッピー・ディスク)	32Mbyteハード・ディスク (16 Mbyte取外し可/) 16 Mbyte 固定	96Mbyteハード・ディスク (16 Mbyte 取外し可/) 80 Mbyte 固定								
SO	FTW	ARE	PASCAL Comp	Structured Macro Assmbler/Linkage Editor/ PASCAL Compiler/CRT Editor/Symbolic Debug/ VERSAdos Operating System									

M68KMACSS3はプリンタ付きです。

※マルチ・ユーザ処理を行うには、EXORmacs 本体に M68KMCCM (Multi-Channel Communication モジュール) を増設することにより、1モジュールで4ステーションと1プリンタが追加できます(最大3モジュールで12ステーションと3プリンタまで接続可能)。

※フロッピー・ディスクとハード・ディスクは 60Hz 用と 50Hz 用に区別されています。

表 10・2 エクサマクスのオプション

オプション・モジュール

M68KRDS	Remote Development Station
M68KUSE	MC 68000 User System Emulator
M68BSAC	Bus State Analyzer Control
M 68 BSA 1	MC68000 Bus State Analyzer Personality
M68BSA2	MC6800/6809/6829 Bus State Analyzer Personality
M68BSA4	MC68120/6801 Bus State Analyzer Personality
M68BSA5	VERSAbus Bus State Analyzer Personality
M 68 KVM 11-1	256Kbyte Dynamic RAM Module
M 68 KVM 11-2	512Kbyte Dynamic RAM Module
M68KVM10-3	128Kbyte Dynamic RAM Module
M68KVM10-2	64Kbyte Dynamic RAM Module
M68KVM10-1	32Kbyte Dynamic RAM Module
M68KVAM	VERSAbus Adapter Module
M 68 KEXTM	VERSAbus Extender Module
M68KWW	VERSAbus Wirewrap Module
M68KMCCM	Multi-Channel Communication

タイプとハード・ディスク・タイプの2タイプがあります。また、オプション・モジュールを表 $10\cdot 2$ に示します。

「2] EXORmacs の装置

- (1) **シャーシ**は、モジュール・ハウジング、電源、空冷ファン、フロント・パネルなど、
- (2) デバッグ・モジュールは、EXORterm 155 ディスプレイ・コンソールと、ホスト・コンピュータ用の二つの RS-232 シリアル・ポートと、703、B600 プリンタ用のポートと、合計三つのポートを備えています。
- (3) **マイクロプロセッサ**・モジュールは、4セグメントのメモリ管理ユニットと診断用ファームウェアを備え、マルチ・タスク・オペレーティングの保護をします。
- (4) **フロッピー・ディスク・コントローラ**・モジュールは、4 台までのフロッピー・ディスク・ドライブのサポートをします.
- (5) **128 Kバイト・ダイナミック・メモリ**・モジュールは、オペレーティング・システムとサポート・ソフトウェアを格納します。




図 10·2 EXORmacs システムによるハードウェア、ソフトウェア開発装置

10 MC 68000 開発装置


- (6) 汎用 IPC モジュールは、ユニバーサル・ディスク・コントローラ (UDC) の一つであり、ハード・ディスクとフロッピー・ディスクを制御するソフトウェアも含んでいます。
- (7) ディスク・インタフェース・モジュールは、標準 DMA を介して汎用 IPC へのインタフェースを行います.
 - [3] EXORmacs のシステム
 - (1) オペレーション・モードは、二つのモードを持ち、オペレーティング・

表 10・3 16/32 bit 開発支援セレクション・ガイド

	シングル・ユーザ・システム (2ターミナルで使用可)	4ユーザ・システム	8ユーザ・システム					
基本構成	M68KMACSS3 または M68KMACSF1	M68KMACSH1 M68KMCCM×1 M68SXD10155×4 M68KVM11-1×1 M68KFD1102	M68KMACSH1A M68KMCCM×2 M68SXD10155×8 M68KVM11-2×1 M68KFD1102					
周 辺	M 68S	703LP1 XD10155 FD1102						
メモリ	M68K	VM 10-1 M 68 KVM VM 10-2 M 68 KVM VM 10-3						
マルチユーザ への拡張	M 68 KHDS 32-1 \$ t: (\$ M 68 KHDS 96-1 M 68 KMCCM							
マス・ストレ ージの拡張	M68K	HDE32-1 HDE96-1 FD1102 M68SFDU	J1102E					
オプション・ ソフトウェア	FORTRAN MPL* COBOL* BASIC-M UNIX*	ADA 各種 8 ビット MPI APL* FORTH*	U アセンブラ					
オプションI	M68KUSE M68KEXTM M68KWW M68KRDS I		M68BSAC M68BSA1 M68BSA2 M68BSA4 M68BSA5					
オプションII	VERSAmodu	les, Micromodules 7	、Micromodules ファミリを使用可					

^{*} 他社から供給の予定

⁽注) フロッピー·ディスクとハード·ディスクは、50Hz と 60Hz 用に区別されております。



IO MC 68000 開発装置

システム用や、すべてのオペレーションが制限なしに実行できる**スーパバイザ・モード**と、ユーザの応用プログラム用や、いくつかの特権命令の実行に制限のある**ユーザ・モード**です.

- (2) **二重マップ方式**は、11·1 節の VERSAdos ソフトウェア参照.
- (3) バスの調停は、マルチ・プロセッサ方式を実行できます。
- (4) インテリジェント・ペリフェラル・コントローラ (IPC) により、オペレーティング・システムが現在のタスクを I/O 機器の制御に時間をとられることなく実行できます。

$10 \cdot 2$ エクサマクスの使用例

```
15.
   COMPIL.CF
          = ARG
                                Argl,2で示されるPASCAL・ソース・
          =PASCAL \1/\2,,\3
                                プログラムをコンパイルしてリンクの後、ロー
          =PASCAL2 \1,,#NULL
                                ド・モジュールを作り出すもの
          =LINK \1..\1:IXM
          =END
(実行)
          =BATC COMPIL QUEENS, NULL: #PR ← - 一括モード処理の開始を指定する
          OOOB: QUEUED
          =BATC COMPIL QUEENS, NULL, #PR - さらに同じ内容の処理を開始させる
          OOOC: QUEUED
          =QUER +
                                         - "QUER" コマンドによりシステム内のジョ
          OOOB: RUNNING
                                          ブの状態をチェックする
          OOOC: QUEUED
          =CANC ←
                                          最後に登録したジョブを取り消す
          000C: DONE=A006
          =QUER ←
                                          "QUER" コマンドにより最後に登録された
          OOOC: DONE = AOO6
                                          ジョブの状態をチェックする
 この一括処理を行った結果として次のファイルが作成される
          SYS:0000..QUEENS.CF
          SYS:0000..QUEENS.SA
          SYS:0000..QUEENS.PC
          SYS:0000..QUEENS.RO
                                作成されたファイル
          SYS:0000..QUEENS.LO
          SYS:0000..QUEENS.LL
```

図 10·4 コマンド・ファイル (CDF) の内容

```
=ARG
=PASCAL \1/\2,,\3
=PASCAL2 \1,, #NULL
=/ABT
                      ここで使用されるチェーン・ファイル
=LINK \1,,\1;IXM
                      COMPIL1.CFは左の通り
=END
END CHAIN
                                  COMPIL1 をチェーン処理で実行する
                                  このとき、引数 1, 2, 3 を QUEENS.
=CHAI COMPIL1 QUEENS, NULL, #CNOO ) NULL, #CNOOと指定する
=ARG
\1:QUEENS
\2:NULL
\3:#CNOO
=PASCAL QUEENS/NULL,, #CNOO
 Motorola Pascal Compiler Phase 1 Version 1.20
 Copyrighted 1981 by Motorola, Inc.
 **** No Error(s) detected in compilation ****
=PASCAL2 QUEENS,, #NULL
 M68000 Pascal Compiler Phase 2 Version 1.20
 Copyrighted 1981 by Motorola, Inc.
 CODE GENERATOR PRODUCED 000003C2 BYTES OF CODE.
NO ERRORS DETECTED.
=/ABT
RX=$0000 RA=$666C RD=$0000
CHAIN ABORTED
(CHAIN) = END
```

図 10・5 チェーン・モード例

10 MC 68000 開発装置

```
"EXORmacs" システム生成用ファイル SYSCMD.SA
(1)
MSG SYSGEN COMMAND FILE FOR HARD DISK, MULTI-USER CONFIGURATION
MSG DEFINE ALL DEVICES
TOTTERM=10 TOTAL NO. OF TERMINALS
TOTPRT=3 TOTAL NO. OF PRINTERS
TOTDSK=8 TOTAL NO. OF DISK DRIVES
NOLTERM=2 NO. OF LOCAL TERMINALS
NOLPRT=1 NO. OF LOCAL PRINTERS
HDUDCO=4 NO. OF HARD DRIVES ON 1ST UDC
FDUDCO=2 NO. OF FLOPPY DRIVES ON 1ST UDC
                                                                 任意のメッセージ
HDUDC1=0 NO. OF HARD DRIVES ON 2ND UDC
                                                                 を出力することが
FDUDC1=0 NO. OF FLOPPY DRIVES ON 2ND UDC
                                                                 できる
NOFDO=2 NO. OF FLOPPY DRIVES ON 1ST FDC
NOFD1=0 NO. OF FLOPPY DRIVES ON 2ND FDC
NOIPCS=2 NO. OF DISK FDC'S AND UDC'S
NOTERMO=4 NO. OF TERMINALS ON 1ST MCCM
NOPRTO-1 NO. OF PRINTERS ON 1ST MCCM
NOTERM1=4 NO. OF TERMINALS ON 2ND MCCM
NOPRT1=1 NO. OF PRINTERS ON 2ND MCCM
NOTERM2=0 NO. OF TERMINALS ON 3RD MCCM
NOPRT2=0 NO. OF PRINTERS ON 3RD MCCM
NOTERM3=0 NO. OF TERMINALS ON 4TH MCCM
NOPRT3=0 NO. OF PRINTERS ON 4TH MCCM
NOMCOMS=2 NO. OF MCCM'S
MSG DEFINE OTHER VARIABLE INFO.
NOTASKS=30 MAX. NO. OF TASKS IN SYSTEM AT ONE TIME
MAXLU=8 MAXIMUM LU FOR EACH TASK
DCQPGE=2 NO. OF PAGES IN DEVICE CONNECTION QUEUE
GST=4 NO. OF PAGES IN GLOBAL SEGMENT TABLE
UST=1 NO. OF PAGES IN USER SEMAPHORE TABLE
TRACE=2 NO. OF PAGES IN TRACE TABLE
IOV=1 NO. OF PAGES IN I/O VECTOR TABLE
                                                                パラメータを設定
NOFILES=50 MAX. NO. OF FILES OPEN AT ONCE
                                                                 することができる
NODIFFIL=50 MAX. NO. OF DIFFERENT FILES OPEN AT ONCE
MODEFVOL=30 MAXIMUM NO. OF DEFAULT VOLUMES
DEFFAB=1 DEFAULT FAB LENGTH
DEFDAT=4 DEFAULT DATA BLOCK LENGTH
MMU=$FE2000 MMU ADDRESS
TIMER=$FEE040 TIMER ADDR.
PANEL=$FE0000 FRONT PANEL ADDR.
MEMEND=$180000 MAXIMUM END OF CONTIGUOUS RAM
MSG CHECK PARAMETER VALIDITY
SUBS VALPAR
ASM VALPAR, , #CNOO; -C +
                                                                - アヤンブラを実行
                                                                することができる
PAUSE ABORT SYSGEN IF ANY ERRORS IN ASSEMBLY
MSG GENERATE EXEC PROCESS
PROCESS RMS +
STACK=$900 EXEC STACK AREA
STARTRMS=$COO EXEC BEGINNING ADDR.
RMSFATAL=$COE FATAL SYSTEM ERROR ADDR.
END EXEC
MEMBEG=* START OF AVAILABLE MEMORY
SUBS IXR
ASM IXR, IXR, #CNOO
MSG SET UP FHS TASK
TASK FHS. FHS .
STATE= 'DORM'
SESSION=1
                                  タスクとプロセスの処理を指定することができる
(A) キーボードからの入力を待つこともできる
```

図 10·6 SYSGEN 例

```
(2)
PRIORITY=$D1
FHSSTR=* FHS LOAD ADDR.
FHSASR=*+2 FHS ASR ENTRY POINT
SUBS FHSLNK.CF
                              ----IOSLNK.CF
LINK FHSLNK -
END FHS
MSG START OF IOS TASK
TASK IOS.. IOS
IOSASR=*+2 IOS ASR ENTRY POINT
IOSASR=*+2 1US ABR ENTITION (位置カウンタの値は、® においてパラメータ LINK IOSLNK (2) コマンドにより求められている
END IOS
MSG START OF IOD TASK
TASK IOD..IOD
PRIORITY=$D1
IODSTR=* IOD LOAD ADDR.
IODASR=*+2 IOD ASR ENTRY POINT
SUBS IODLNK.CF
LINK IODLNK
END IOD
MSG START OF TTY TASK
TASK TTY. . TTY
PRIORITY=$D4
TTYSTR=* TTY LOAD ADDR.
TTYASR=*+2 TTY ASR ENTRY POINT
SUBS TTYLNK.CF, TTYB
ASM TTYB. TTYB. #CNOO
LINK TTYLNK
END TTY
MSG START OF PRT TASK
TASK PRT, . PRT
PRIORITY=$DB
PRTSTR=* PRT LOAD ADDR.
PRTASR=*+2 PRT ASR ENTRY POINT
SUBS PRTLNK.CF.PRTB
ASM PRTB, PRTB, #CNOO
LINK PRTLNK
END PRT
MSG START OF IPC TASK
TASK IPC, . IPC
PRIORITY=$D2
IPCSTR=*IPC LOAD ADDR.
IPCASR=*+2 IPC ASR ENTRY POINT
SUBS IPCLNK.CF, IPCB
ASM IPCB, IPCB, #CNOO
LINK IPCLNK
END IPC
MSG START OF COM TASK
TASK COM, . COM
PRIORITY=$D4
COMSTR=* COM LOAD ADDR
COMASR=*+2 COM ASR ENTRY POINT
SUBS COMLNK.CF, COMB
ASM COMB, COMB, #CNOO
                           ———— LINKER を実行させることができる
LINK COMLNK ---
```

10 MC 68000 開発装置

```
(3)
END COM
MSG START OF FMS
TASK FMS, .FMS
PRIORITY=$DO
FMSSTR=* FMS LOAD ADDR.
FMSASR=*+2 FMS ASR ENTRY POINT
SUBS FMSLNK.CF
LINK FMSLNK
END FMS
MSG START OF EET
TASK EET. & EET
STATE= 'READ' ←
SESSION=2 ←
                                 --パラメータにはシステム生成ユーティリ
PRIORITY=$C8
                                  ティにより使用されているものもある
EETSTR=* EET LOAD ADDR.
SUBS EETLNK.CF
                                   これらは初期値が設定されている
LINK EETLNK
                                  STATE('READ')
END EET
                                  SESSION(0)
MSG START OF LDR
TASK LDR, &LDR
PRIORITY=$C8 ←
SESSION=4 ←
LDRSTR=* LDR LOAD ADDR
SUBS LDRLNK.CF
LINK LDRLNK
END LDR
MSG START OF IOCOM AND IOI
TASK IOI, . IOI
SESSION=1 ←
PRIORITY=$DA ←
IOCSTR=*
SUBS IOC
ASM DVM/IOC, IOC, #CNOO
SUBS ASR
ASM ASR, ASR, #CNOO
SUBS IOILNK.CF
LINK IOILNK
END IOI
MSG START OF SYSTEM INITIALIZER
PROCESS INT
INTSTR=*
SUBS IND, INTLNK.CF
ASM IND, IND, #CNOO
LINK INTLNK
END INT
=LINK, IOS=#PR, IXHM
SEGMENT . IOS: 0 \ IOSSTR
INPUT IOS
END
=END
```

```
ハードウェアを使用したアドレス・ストップ条件を設定します
AS
    ディスク媒体へのメモリ内容のダンプを行います。
BD
BH ディスク内のデータをメモリにロードし、"MACSbug" にコントロールを移します。
BI
   メモリ・ブロックの非破壊的初期化を行います。
    セクタ 0 の情報によりデータのブート・ロードを行います.
BO
    ブレーク・ポイント・テーブルへのアドレスの設定を行います。
BR
BT
    メモリ・ブロックの破壊的テステを行います(0に初期設定されます).
CA
    ユーザ作成コマンドへのリングを行います。
    16 准、10 准への交換を行います。
DC
DF
    トレース表示形式の指定を行います。
DU
    メモリの内容を8形式で出力します.
    プログラムの実行を指定します。
GO
GT
    ブレーク・ポイント(一次的)までのプログラムの実行を指定します。
HE
   有効なコマンドの情報を与えます
LO S形式のオブジェクト・データを外部デバイスからメモリへロードします。
MD メモリの内容を表示します。
MM
   メモリの内容を変更します.
MS
    メモリの内容を設定します.
NOAS "AS" によりセットされた条件を解除します。
NOBR "BR" によりセットされた条件を解除します。
NODF トレースにおける表示形式から一つ以上の項目を削除します.
NOPA ライン・プリンタ出力を禁止します.
OF
    リロケータブル・ファイルのオフセットを表示します。
PA
    ライン・プリンタ出力を可能にします。
PF
    おのおののポートの特性を設定します。
PR "DEbug" モジョール・ハードウェアをブライマリ・マップ (一次マップ) に設定します。
   各レジスタの内容を変更します
RM
SE
    "DEbug" モジュール・ハードウェアをセコンダリ・マップ (二次マップ) に設定します。
T or TR プログラムの実行を1インストラクションごとに行います.
    HOST から直接アクセスできるように "DEbug" モジュールの ACIA ポートを接続します。
    (PORT1とPORT2は同じボーレイト)
dr.dr
    一次的なブレーク・ポイントまでトレースします。
VĒ
    外部デバイスからの S 形式のオブジェクト・データと現在のメモリ内容を比較します。
    ポート2にメッセージを転送します。
・A d - · A 7A d - A 7の内容を表示又設定します。
. Dø - . D7 Dø - D7
· Rø - · R6 Rø - R6
·PC
       PC
·SR
       SR
·SS
       SS
·US
       US
```

図 10·9 MACSbug命令一覧

IO MC 68000 開発装置



図 10·10 M 68 KHDS 32 基本モジュールの構成



図 10·11 EXORmacs 基本モジュールの構成

10・3 VMC 68/2 マイクロコンピュータ

VMC 68/2 は、アプリケーションの基本要素をすでに実装済みで、ユーザが自分の仕様に合わせたボードを選択して追加し、アプリケーション・プログラムを VMC 68/2 上で作成し、デバッグ、シミュレート、不要要素を除いてシステム・ソフトウェアに組み入れることで、リアルタイム・マルチタスクのアプリケーションを完成させ、そのまま実際の応用機器に使用できます。したがって VMC 68/2 は、多様な仕様に合致させられるような仕様であり、かつ開発期間を短縮することのできる組込み用 OEM 向けの開発支援装置です。




図 10・12 VMC 68/2 MC 68000マイクロコンピュータ・システム




図 10·13 VMC 68/2の構成

10 MC 68000 開発装置

VMC 68/2 の構成は、次の三つの開発要素から構成されています。


- (1) 処理装置と内蔵基本ボードなどの基本要素
- (2) VERSAmodule, I/O Module, パッケージ・ハードウェアなどの拡張要素
- (3) エディタ、アセンブラ、リンカ、デバッガ、システム生成ユーティリティとファイル装置などの開発要素

VMC 68/2 の特長は、次の 4 点が代表的なものです。


- (1) MC 68000 (16/32 ビット MPU) を搭載し、UERSAdas リアルタイム・マルチタスキング・オペレーティング・システムにより高い制御能力を持ちます.
- (2) メモリ・マップドI/O 方式により、I/O、メモリ、大容量ファイル装置 などの拡張が容易です。
- (3) 34 K バイトの内蔵メモリを備え、16 M バイトの直接アドレス空間を持ちます。
- (4) デバッガ,単一ライン逆アセンブラ,自己診断,ディスク・ブート・アップ/ダウン・ロードなどのバーサバグ (VERSAbug) のファームウェア.

VMC 68/2 の基本構成は、VERSA モジュール・ファミリから構成されており、VMC 68/2 へ豊富な拡張性を与えています。つまり、VESA モジュール・ボード・ファミリや I/O モジュール・ボード・ファミリなどのメモリや I/O ,周辺制御モジュール,そして、他のメーカから供給される VERSA バス仕様と互換性のある製品に拡張用ハードウェアを VMC 68/2 へ追加することにより、簡単に拡張することができます。VMC 68/2 のメモリや I/O 関係のシステム概要を図 $10\cdot 14$ に示し、図 $10\cdot 15$ に VMC 68/2 の使用におけるハードウェアとソフトウェアの構成セレクション・チャートを示し、図 $10\cdot 16$ に VMC 68/2 の VERSA モジュール・カードと I/O モジュール・カードの構成を示します。

ソフトウェアの対応は、ハードウェアの拡張で追加されたハードウェアに対応するプログラムをモジュラー形式で作成し、次に SYSGEN ユーティリティを利用することによって実現できます。また、容易に VERSA ドスに組み込むことができます。そして、カスタム・デバイス・ドライブのソフトウェアの追加も簡単に行うことができます。



183



184

例として、VMC 68/2 の演算制御用の VERSA モジュールのモノボード・コンピュータ (M 68 KVM 02) がありますが、このマイクロコンピュータ・モジュールは、全般的な機能の作成および周辺機器制御の要求に応ずるために、I/O チャネル・インタフェースを備えています。そして I/O チャネルは、最高 15 枚の I/O モジュールを取り付けることができます。そして、この M 68 KVM 02 は、128 K バイトの双方向 RAM を持ち、マルチプロセッサ構造を備えています。

システム・パッケージは、MLD-16 ディスク・ドライブと VERSA ドス・リアルタイム・マルチタスキング・オペレーティング・システムを含みます。VERSA ドス・オペレーティング・システムは、OEM あるいはシステム作成者が最終的に使用する VERSA ドス構造のアプリケーションを作り上げるために使用するシステム生成ユーティリティを持ちます。この OS は、フォワードとバックグラウンドでバッチ処理ができ、コマンド・プロセッサは、コマンドのチェーンでファイルからのコマンド実行、待ち行列タスクの実行ができます。




図 10·16 VMC 68/2 を中心として拡張用モジュールを追加したアプリケーション

VMC 68/2 の拡張用 VERSAmodule

製	品	名	説	明
M 68	KVM 0	2-3	128 Kbyte の双方向 RAM 付きモノボ	ード・マイクロコンピュータ
M 68	KVM 1	0-2	64 Kbyte RAM モジュール	
M 68	KVM 1	0-3	128 Kbyte RAM モジュール	
M 68	KVM 1	1-1	ECC 付き 256 Kbyte RAM モジュール	ı
M 68	KVM 1	1-2	ECC付き 512 Kbyte RAM モジュール	ı
M 68	KVM 2	1	ユニバーサル・ディスク・コントロー	-ラ (UDC)
M 68	KVM 2	0	フロッピー・ディスク・コントローラ	(FDC)
M 68	KVM 3	0	4-チャネル・コミュニケーション・モ	ミジュール(MCCM)
M 68	кум з	1*	8-チャネル・コミュニケーション・モ	ミジュール
M 68	KVM 4	0	カラー・グラフィック・プロセッサ・	モジュール
M 68	KVM 6	0	ユニバーサル・インテリジェント・ベ	ペリフェラル・コントローラ(UIPC)
M 68	KVM 8	0-1	RAM なし、メモリ、I/O、時計付きコ	1ンビネーション・モジュール
M 68	KVM 8	0-4	128 Kbyte RAM, メモリ, I/O, 時計	付きコンビネーション・モジュール

* 計画中の製品です

拡張用 I/O module

製 品 名	説	明
M 68 RIO 1	161/0ポイントのソリッド・ステート・リレ	- I/O module
M 68 RAD 1	インテリジェント A/D 変換 I/O module	
MVME 400	2組のRS-232CシリアルI/O module	
MVME 410	2組の 16 bit パラレル I/O module	
MVME 420	SASI インタフェース・アダプタ I/O module	
MVME 435*	9-トラック、1/2 inch マグネティック・テー	プ・アダプタ I/O module
M 68 RWIN 1*	5-1/4 inch と 8 inch ウィンチェスタおよび F	DCコントローラ I/O module
M 68 RFDC 1*	5-1/4 inch と 8 inch フロッピー・ディスク・	コントローラI/O module
M 68 RSC 1	RS-232 C~RS-422 のマルチドロップのシリ	アル・コンバーション・モジュール
M 68 RSC 2	RS-232 C~ RS-422 のターミナル・アダ	プタ

* 計画中の製品です

従来のアセンブラは、生産性や記述性やドキュ メント性が低く、柔軟性にも欠けていた。この点 を補う方法として、上位言語が用いられるように なってきました。68000 VERSAdos 開発ソフト ウェアに含まれる標準ソフトウェアの種類と内容 を説明し、開発装置の特長の一つである二重マッ プ方式を説明します。また、RMS 68 K マルチタ スキング・ソフトウェアは、システム支援の中心 的機能ともいえるタスク管理の種類と機能につい て説明します。

11・1 VERSAdos 開発ソフトウェア

VERSAdos は、標準開発ソフトウェアとして用意した設計者の機器開発のツールです。標準装備のソフトウェアとして、CRT エディタ、PASCAL コンパイラ、ストラクチャード・マクロ・アセンブラ、シンボリック・デバッガ・リンケージ・エディタがあります。オプションとしてのプログラムは、FORTRAN、MPL、BASIC-M、COBOL、C/UNIX、ADA、ADLFORTH などの言語をサポートします。

図11・1 に開発サポートの基本構成を示します.




図 11・1 ユーザ・システム・アプリケーション開発装置

CRT エディタは、オペレーティング・システムの監督下で働き、CRT 機能を有効に使用し、CRT 内部でソース・プログラムを効率良く作成や修正ができます。

ストラクチャード・マクロ・アセンブラは、ソース・ステートメントをリロケータブル・マシン・コードに変換し、メモリ・ロケーションを命令およびデータに割り当て、プログラマが指定したアセンブラ作業を行い、随意にクロス・リファレンス・リストを作ります。また、ストラクチャード・プログラミング構成に加えて、マクロおよびコンディショナル・アセンブリの機能も備えています。

```
----- バージョン番号
VERSAdos VERSION: n.nn 2/26/80
ENTER DEFAULT SYSTEM VOLUME: USER NO. =SYSO:O<CR>
ENTER DATE (MM/DD/YR) =2/27/80<CR>
                                              ハード・ディスク・ベース・システムで
ENTER TIME (HR:MIN) =7:46<CR>
                                                # "SYS:0" & L ( # "SYST:0"
7:46:01 2/27/80 START SESSION 0001 USER 0
=DIR *.*<CR>
SYSO:0000..VERSADOS.SY
SYS0:0000..DIR.LO
SYSO:0000..DEBUG.LO
                                                       SYS:ハード・ディスクの固
SYS0:0000.DEL.LO
                                                           定ディスク
SYS0:0000..COPY.LO
                                                       SYST:ハード・ディスクの
SYS0:0000..FREE.LO
                                                           カートリッジ
SYSO:0000..MIGR.LO
SYSO:0000..MBLM.LO
                        例としてディレクトリ表示
SYSO:0000.DUMP.LO
                        コマンドを実行する
SYSO:0000..BACKUP.LO
SYSO:0000..FMSTST.LO
SYS0:0000..E.LO
SYSO:0000..INIT.LO
SYSO: 0000. RENAME. LO
SYSO:0000..SCRATCH.LO
SYSO:0000..SMLOAD.LO
SYSO: 0000. PATCH. LO
SYSO:0000..LIST.LO
```

図 11・2 VERSAdosの例

```
LLNT 80
1.
2.
           TTL SORT
3.
          DEMO PROGRAM SORT
           ORG
5.
                    $1000
               BRA PROC
6.
       START
7.
      PROC
               MOVE.L #$1000;A7
8.
               MOVE
                       #NOENT, DO
               PEA
9.
                       TABLE
               CLR.L
10.
                       D2
11.
               CLR.L
                       D3
12.
                       SORT
               JSR
13.
               STOP
14.
15.
               SORT PROCEDURE
16.
17.
      SORT
               MOVE.L
                       4(A7),A6
18.
               MOVE.L DO.D1
19.
      SLOOP
               DIVS
                       #2.D1
20.
               AND.L
                       #$FFFF.D1
F1
      F2
               F3
                     F4
                            F5
                                  F6
                                           アウ
CRT
      SCROLL
             PAGE
                     PAGEV LINE^ LINEV
                                           DUP
                                                   FILE.SA
```

図 11・3 CRTエディタ

PASCAL コンパイラは、プログラミング技術や手法を促進する高度に構造化された言語であり、プログラム記述の容易さやドキュメント性に優れており、プログラムの製品性を高めます。

FORTRAN コンパイラは、ANSI、FORTRAN ワクランゲージの仕様をしの ぐものであり、ISA イクステンションと互換性のあるリアルタイム・プロセッシング機能を備えています。 そして ROMable で、リロケータブルなオブジェクト・コードを作成します。

リンケージ・エディタは、コンパイラやアセンブラなどの異なった言語を使用して出力した個々のリロケータブル・オブジェクトを結合し、一つのロード・モジュールを作ります。この作業において、セグメント・アトリビュートの指定、アドレス空間の計算、ライブラリの検索、外部参照ラベルの定義、オブジェクト・

```
* TRACE 3 ASSEMBLY INSTRUCTIONS
```

\$001000 43F81026 LEA DATA,AI \$001004 2049 MOVE.L AI,AO \$001006 2610 MOVE.L (AO),DO

* DISPLAY SYMBOL DATA DATA=\$1026

図 11・4 シンボリック・デバッグ (ASSEMBLER)

* TRACE I PASCAL INSTRUCTION IF long[I] > 255 THEN

* SET MEMORY long[I] 260

* TRACE I PASCAL INSTRUCTION FOR i := I TO 4 DO

* TRACE DISPLAY i long[i] carry temp

* TRACE 3 PASCAL INSTRUCTIONS

temp := long[i] + carry; i=I long[i]=260 carry=0 temp=260

図 11·5 シンボリック・デバッグ (PASCAL)

コードのリロケート,エラー・メッセージの表示を行います。さらに,モジュール・マップや外部定義シンボル・テーブル,未定義や二重定義シンボルをレポートします。

シンボリック・デバッガは、ランゲージ・プロセッサやリンケージ・エディタで作成されたプログラムを、SYMbugによってステートメント・レベルでデバッグします。ステートメント、数値、ブロックのようなプログラム・エレメントをシンボリックに調べて修正します。ブレーク・ポイントのプログラムへの挿入やブレーク要求、あるいはデータの変更を含めて、シンボリックに実行をコントロールします。特殊なエレメントとサブ・エレメントをシンボリックに検索します。1ーザ定義のマクロ・コマンドの作成ができ、指示されたプログラム位置からトレースが実行できます。

```
M68000 ASSEMBLY LANGUAGE PROGRAM WHICH FINDS
        THE GREATEST VALUE IN ARRAY, DATA , LEAVING
        THAT VALUE IN REGISTER D3 AND THE ADDRESS OF
        ITS FIRST OCCURRENCE IN REGISTER AO
        ORG
                  $1000
        OPT
                  BRS, FRS
                                              SHORT FORWARD REFERENCE OPTIONS
        LEA
                  DATA.AT
                                              LOAD BASE ADDRESS INTO AI
        MOVE.L
                  AI.AO
                                              AO STARTS WITH FIRST ELEMENT
        MOVE.L
                  (AO), D3
                                              D3 STARTS WITH FIRST ELEMENT
        FOR.L DI=#4 TO #4*(SIZE-I) BY #4 DO : DI IS USED AS AN INDEX REG
           IF.1 (AI,DI) GT D3
             THEN BEGIN
                                              : SEARCH IS SUCCESSFUL
                                              : LOAD NEW ADDRESS
                     A.SL.T
                            (AI,DI),AO
                     MOVE.L (AO), D3
                                              :LOAD NEW VALUE
                  END
                  $20
SIZE
      DC
                  SIZE
DATA
       DS.L
       END
```

図 11・6 ストラクチャード・マクロアセンブラ

ソフトウェア開発における全体の流れ図を、図11.7に示します。

開発用アプリケーション・プログラムの使用方法として、M 68000 EXORmacs 開発システムを用いて、M 68000 CRT エディタにてアセンブリやデバッギングを行ないます。

文字の入力は,EXORterm 155 キイボードを用います.また,プログラム・ファイルの入力には,ディスク上の EXORmacs オペレーティング・システムである VERSAdos より行ないます.

EXORmacs 開発システムは,SYMbug,DEbug,MACSbug の 3 種類のモニタ/デバッグを備えており,それぞれプログラムのローデングやメモリのテストおよびプログラムの実行ができます.また,MACSbug は,シングル・ユーザのみに用いられますが,SYMbug と DEbug は,VERSAdos のもとにマルチ・ユーザにて用いることができます.

デバッキングのフォーマットは、次のようになっています.

MACSbug コマンド・フォーマット P*[No]<コマンド>[<パラメータ>][: <オプション>]

SYMbug コマンド・フォーマット SYMbug [<タスク >] ? [N o] <コマンド > [<パラメータ >] [; <オプション >]

DEbug コマンド・フォーマット
DEbug [<タスク>] ? [N o] <コマンド > [<パラメータ >]




図 11・7 開発プロセスにおけるソフトウェアの流れ

EXORmacs の二重マップ方式

EXORmacs のメモリ・マップは、図 11・8 に示すように、メモリ・マップは一次と二次の二重マップ方式をとっています。一次マップは、プログラムはプログラム開発用エリヤとし、二次マップは応用プログラムのエミュレーションのエリヤとして、EXORmacs システムのエミュレーションや開発能力へのフレキシビリティを持たせ、最終的な設計や開発において拘束されることなく実行できることです。デバッグ方法は、図 11・8 に示すように SMLOAD プログラムをロード・モジュ




図 11・8 EXORmacsのメモリ・マップ

ールの二次マップ・メモリにロードし、MACSbug によってデバッグが行われます。

MACSbug は、一次マップでも二次マップでも実行が可能です。 図 $11\cdot9$ に、一次マップから 1.0 に次マップへの切換えフロー図を示します。また、図 $11\cdot10$ にメモリ・**二重マップ**を示します。

二重マップ方式は、ユーザに対して"EXORmacs"のサポートおよび MC 68000 マイクロプロセッサの制限のない使用手段を供給するためのものであり、一次マップにおけるすべての領域では、すべてのインストラクションが実行でき、どのメモリにもアクセスできます(\$10 と \$24 は除く). また、二次マップ使用中は、一次マップに格納されているシステム・ソフトウェアおよびシステム I/O は、ユーザのプログラムと完全に分離されます。

注:、印は、"CR"キーの入力を示す。




図 11・9 二次マップの実行フロー図

- 図 11・9 のフロー図補足 -

"SMLOAD"は、ロード・モジュールの LIB(ローダ・インフォメーション・ブロック)に従い、**絶対アドレス**としてロードされますので、二次マップにおけるメモリの割当てや配置に考慮が必要です。

SMLOAD ファイル・コール:モジュールを二次マップにローディングする.

MACSBUG↓入力:二次マップの"MACSbug"状態に戻る.

UNLOAD コマンド:ロード・モジュールをライブラリのボリュームに格納.

OS↓入力: "VERSAdos" 状態に戻る.

[注意] SMLOAD が目的のタスクを二次マップにロードされるのに使用されているときは、一次マップへは PR コマンドを使用しても受け付けられない。




図 11・10 一次マップから二次マップへの切換え

11・2 RMS 68 Kリアルタイム・モニタ

RMS 68 K/VDOS は,表 11・1 に示すようなプロセッサ管理,メモリ/タスク管理、ファイル管理,I/O 管理とからの 4 部構成になっており,マルチタスキング・ソフトウェアです.リアルタイムで動作する応用機器やマルチユーザで動作する応用機器やアセンブラ,リンカ,エディタ,パスカルなどのサービス・プログラムを利用する応用機器のソフトウェアの核となっています.

システム・ソフトウェアの構成は、図11・11に示すような構成になっており、ユーザはユーザ・プログラムを作成し、EXORmacsのSYSGENユーティリティを使用してシステム・ソフトウェアと結合することによって、応用機器のプログラムを完成することができます。

特長として次の項目があげられます.

- (1) リアルタイムのマルチタスク動作であり、タスク間の同期を行える.
- (2) gスクの優先レベル (0~255) まで設定が可能であり、gスク数に制限を持たない。
- (3) モニタ・タスク機能とサーバ・タスク機能を持つ.
- (4) システム・ジェネレーションで固有のシステム構造が可能であり、ユーザの I/O デバイス・ドライバ機能記述が可能です.
- (5) ソフトウェアとハードウェアの割込みに対するディスパッチング機能.



RMS: Realtime Multitasking Software VDOS: OEM VERSAdos Operating System

リアルタイム・システムは、動作を遂次的に行なっていくバッチ・システムとは異なり、ある動作が終了しないうちに、ほかの動作を開始したり、続行したり終了したりすることができます。このようにリアルタイム・システムの並行処理機構は、あたかも、いくつかの動作が同時に実行されているかのように見えます。

RMS 68 K は、タスク制御機構、タスク問通信機構、メモリ管理機構、初期化機構の四つの機能より構成されています。

RMS 68 K は,図 $11\cdot12$ に示すようにレベル $0\sim$ レベル 5 までの六つのレベル・モジュールから構成されており,レベル $3\sim5$ は,タスクにより直接アクセスできるモジュールであり,レベル $0\sim2$ は,レベル $3\sim5$ のモジュールをサポートするモジュールです.

モジュールのメモリ必要量

RMS 68 K のメモリ構成は、レベル 0~4 の部分とレベル 5 の部分との二つの部分に分けることができます。

レベル 0~4:12 K バイトのプログラム・コード領域と 800 K バイトのデー タ領域

レベル 5:4.5 K バイトのプログラム・コード領域

なお、RMS 68 K の供給は、5 枚の両而単密度ディスケットや 96 M バイト・ハード・ディスクなどにより供給されます。

レベル0:プロセッサ管理機能

タスクへの実行権の割当て機能と基本同期機能と例外処理機能お よび割込み処理機能を含みます.


レベル1:物理メモリ管理機能

レベル2:ユーティリティ機能

レベル3:タスクのアドレス空間とメモリ・セグメントの管理機能

レベル4:タスクの生成、削除、実行制御機能

レベル5:チャンネル用物理入出力機能(オプション)



応用システムのプログラムは、RMS 68 K のもとにタスクとして実行され、タ 人クは、タスクの優先度やスケジュールやタスクの要求資源の利用の可否に従っ てスケジューリングされます。また、タスクは、機能的にまとまったある単位を 実行するプログラムと、それに関連するデータ領域よりなります。

タスクのタイプとして,ユーザ・タスクとシステム・タスクの二つの基本的な型に分類でき、このいずれかに属します.

ユーザ・タスクは、通常の実用タスクであり、エグゼクティブ命令を用いて、 メモリの割付け、解放、管理、他のタスクとの通信、タスク間の同期、タスクに 従属する例外処理、物理入出力チャンネルのインターフェースなどの機能を実行 することができます。

システム・タスクは、ユーザ・タスクに対してサービスを提供するために働く タスクであり、まったく制限なしに全資源をアクセスでき、すべてのエグゼクティ ブ命令を実行できます。




図 11・13 入/出力の要素

FCB : File Control Box VDT : Volume Descriptor Table

FAT: File Access Table FHS: File Handling Server

IOS: I/O Service

LUT: Logical Unit Table
DCQ: Device Connect Queue
DCB: Device Control Box

10 D: 1/0 Done

CCB : Channel Control Block

SVT: System Value Table

RMS 68 K は**タスク**により制御され、それぞれのタスクに対してタスク制御ブロック (TCB) を備え、タスク状態制御用リンク情報、各テーブルのリンク情報、レジスタ退避領域などにより成り立っています。

タスクは,図 $11\cdot 14$ に示される状態を遷移することにより,動的に実行されます.**セマフォ**は,タスク間の同期や複数のタスク間の共有データ領域の非同期な変更などに用います.また,セマフォの P/V オペレーションは,**WTSEM** と **SGSEM** の二つのディレクティブ命令によりサポートし,1,2,3 の 3 タイプのセマフォを持っています.

タイプ 1 は、複数のタスクによる一つの資源への排他的アクセスを実現します。 タイプ 2 は、タスクの順序処理を実現します。

タイプ3は、タイプ1の拡張であり、計数型のセマフォです。




図 11・14 タスク状態遷移図

00000000	00000000 00000004	TCB	DS. L	7	TICB DOMP EXE CATCHER
00000004	00000004	TCBALL	DS.I	1	LINK FOR ALL TCB LIST
00000000	00000004	TCBGROUP	DS.L	1	LINK FOR TCB-THIS-GROUP LIST
00000000	00000004	TCBREADY	DS.L	1	LINK FOR READY LIST
0000000	00000004	TCBNAME	DS.L	-	4-BYTE TASK NAME
20000014	00000004	TCBSESSN	DS.L	I	SESSION CODE
81000000	00000000	TCBMON	DS.L	€	MONITOR TASKNAME + SESSION CODE
00000000	00000004	TCBSEM	DS.L		LINK TO NEXT SEMAPHORE WAITER
00000024	0000000	TCBCPRI	DS.B	1	CURRENT TASK PRIORITY
00000025	0000000	TCBLPRI	DS.B	1	TASK LIMIT PRIORITY
00000026	00000001	TCBRPRI	DS.B	Т.	PRIORITY USED TO ENTER TASK IN READY LIST
00000027	00000001	TCBIOCNT	DS.B	1	COUNT OF PENDING INPUTS
0000008	00000000	TCBATTR	DS.W	1	TASK ATTRIBUTES
	00000089	TCBATTI	EQU	TCBATTR+1	2ND BYTE OF ATTRIBUTES (INTERNAL FLAGS)
000000A	00000002	TCBABORT	DS.W		ABORT CODE
00000020	00000004	TCBSTATE	DS.L	7	CURRENT TASK STATE
	0000002D	TCBSTAT2	EQU	TCBSTATE+1	2ND BYTE OF STATE WORD
00000000	90000000	TCBTSTSM	DS.W	103	TST SEMAPHORE
00000036	00000004	TCBTST	DS.L	ı	POINTER TO TASK SEGMENT TABLE
D000003A	90000000	TCBASQSM	DS.W	83	ASQ SEMAPHORE
00000040	00000004	TCBASQ	DS.L	7	POINTER TO ARQ
00000044	00000004	TCBCHAN	DS.L	7	LINK TO NEXT CHANNEL CONTROL BLOCK
0000048	00000004	TCBEVECT	DS.L	1	ADDRESS OF TASK EXCEPTION VECTOR
0000004C	00000004	TCBTVECT	DS.L	1	ADDRESS OF TASK TRAP VECTOR
		*			
0000000	00000050 00000004	TCBTACC	DS.L	1	ACCUMULATED TIME FOR THIS TASK (MSEC)
00000054	00000054 00000004	TCBTDLY	DS.L	1	TIME TO RESTART JOB AFTER DELAY
00000058	00000004	TCBDLYLK	DS.L	1	LINK TO NEXT TCB IN DELAY LIST
00000050	00000000	TCBUPDO	DS.W	1	SAVE UPPER 1/2 OF DO ON TRAP 1'S
0000005E	00000000	TCBISRS	DS.W	7	ISR ERROR CODE - SAVE FOR WAKEUP
09000000	00000004	TCBAINT	DS.L	Т	INTERVAL FOR PERIODIC ACTIVATION
00000064	00000004	TCBAASR	DS.L	1	ADDR OF ASR FOR PERIODIC ACTIVATION
00000008	00000000	TCBAOPT	DS.W	7	PERIODIC ACTIVATION OPTIONS
0000006A	00000000		DS.W	rH	
00000000	00000004	TCBENTRY	DS.L	1	TASK INITIAL ENTRY POINT
00000000	00000008	TCBUSER	DS.W	1	USER NUMBER ASSOCIATED WITH TASK
2000000	0000000	TCBSSP	DS.B	1	EXEC STACK DEPTH

			EXEC REGISTERS	EXEX REGISTER AO		EXEC REGISTERS	TASK NAME OF TASK THAT CAUSED TERMINATION	SESSION OF TASK THAT CAUSED TERMINATION	INFO PLACED ON STACK BY BUS OR ADDRESS ERROR			USER'S STATUS REGISTER	USER'S CONDITION CODES	USER'S PROGRAM COUNTER			USER'S DO		USER'S DI THRU D7	USER'S AO	USER'S A1 THRU A5	USER'S A6	USER'S A7				EXCEPTION MONITOR TASK NAME	EXCEPTION MONITOR SESSION	EXCEPTION MONITOR MASK	EXCEPTION MONITOR VALUE MASK	EXCEPTION MONITOR VALUE LOCATION	EXCEPTION MONITOR VALUE	EXCEPTION MONITOR MAX COUNT OF INSTRUCTIONS		OFFSET TO BEGINNING OF TST
	AS		40	٦	9	*		7	જ	SFA	SFA-*	Н	TCBSR+1	1	\$100-TCBSAFE		1	TCBD0+2	2	1	S	1	1		EXCEPTION MONITOR PARAMETERS		1	1	1	П	1	1	1	7	*
	SAVE AREAS		DR.L	DS.L	DS.L	EQU	DS.L	DS.L	DS.L	ORG	DS.B	DS.W	EQU	DS.L	EQU		DS.I	EQU	DS.I	DS.I	DS.L	DS.L	DS.L		XCEPTIC		DS.L	DS.L	DS.L	DS.I	DS.L	DS.L	DS.L	DS.L	EQU
*	*	*	TCBXREGS DR.L	TCBXAO		TCBSAFE	TCBATSK	TCBASES	TCBBERR	*		TCBSR	TCBCC	TCBFC	TCBROOM	*	TCBDO	TCBRTCD		TCBAO	TCBAl	TCBA6	TCBUSP	*	H *	*	TCBEXM	TCBEXMS	TCBEMMSK	TCBEVMSK	TCBEVLOC	Ь	TCBECNT		TSTBEGIN EQU
			000000074 00000020	000000094 000000004	00000098 0000001B	000000000	O000000BO 00000004	000000B4 00000004	000000088 00000008		00000000 0000003A	0000000FA 00000002	000000EB	000000FC 00000004	000000000		00000100 00000004	00000102	00000104 00000010	000000120 00000004	00000124 00000014	000000138 000000004	00000013C 00000004				000000140 00000004	000000144 00000004	000000148 000000004	000000140 00000004	000000150 000000004		000000158 000000004	0000015C 00000004	00000160

図 11・15 TCB:タスク制御の構成例

SYSTEM TASK TASK IS MEMORY RESIDENT TASK IS MEMORY RESIDENT TASK IS GRITICAL TO 08 - CRASH SYSTEM IF ABORTED TASK IS CRATEDOL TO 08 - CRASH SYSTEM IF ABORTED TASK HS CRATEDILED USER SEMAPHORE TASK CONTROLLED BY EXCEPTION MONITOR TASK HS OWN EXCEPTION WONITOR FOR ANOTHER TASK TASK HAS OWN EXCEPTION VECTOR TASK HS OWN EXCEPTION VECTOR TASK HS OWN EXPERIES TASK HS LAST TASK IN SESSION (SET ONLY BY TERM) TASK WAS ABORTED TASK HAS CLAIMED USER VECTOR	* タスク属性の定義	TASK IS DORMANT TASK IS BLOCKED TASK IS BLOCKED ON EXEC SEMAPHORE TASK IS WAITING FOR EVENY TASK IS WAITING FOR SERVICE REQ ACKNOWLEDGEMENT TASK IS WAITING FOR COMMAND FROM EXMON TASK IS SUSPENDED	TASK HAS PENDING TERMINATION TASK WILL RETURN TO EXEC TASK IS HEADED FOR ASR TASK IS ON READY LIST TASK HAS PENDING WAKEUP TERM MESSAGE TO SERVER SENT WHILE ACK OUTSTANDING	* タスク状態の定義	TRAP 1 IS MONITORED BUS ERROR IS MONITORED ADDRESS ERROR IS MONITORED ILLEGAL INSTRUCTION IS MONITORED ZERO DIVIDE IS MONITORED CHK INSTRUCTION IS MONITORED TRAPY INSTRUCTION IS MONITORED PRIVILEGE VIOLATION IS MONITORED LINE 1010 IS MONITORED LINE 1011 IS MONITORED
11		11 113 113 110 9	で の の 4 8 <		11111000000000000000000000000000000000
TSKAANYST BQU TSKAANKES BQU TSKACKRIT BQU TSKARELO BQU TSKIEXM BQU TSKIEXM BQU TSKIEXMT BQU TSKIEXMT BQU TSKIEXMT BQU TSKIEXMT BQU TSKIEXMT BQU TSKIEAST BQU TSKIEAST BQU TSKIEAST BQU TSKIEAST BQU		TSKSDORM BQU TSKSBLCK BQU TSKSSWWT BQU TSKSBVWT BQU TSKSWYTBM BQU TSKSWYTBM BQU	TSK2TRMP BQU TSK2BTBX BQU TSK2BVWK BQU TSK2NRDY BQU TSK2WKWT BQU TSK2ACK2 BQU		TEMTRAPI EQU TEMADDER EQU TEMADDER EQU TEMZDIV EQU TEMCHK TEMCHK TEMCHK TEMCHK TEMCHAPU EQU TEMCHAPU EQU TEMCHAPU EQU TEMLIOIO EQU TEMLIOIO EQU
00000000000000000000000000000000000000		0000000E 0000000E 0000000D 0000000D 0000000B	00000000000000000000000000000000000000		00000001 00000010 00000012 00000013 00000014 00000016 00000016

MAX INSTRUCTION COUNT SUPPLIED SINGLE INSTRUCTION TRACE REQUESTED (IF VCHG=0) VALUE = TEST REQUESTED (IF VCHG=1) VALUE CHANGE TEST REQUESTED		ITST DEBUG TOOL NUMBER OF SEGMENTS NUMBER OF SEGMENTS INDEX TO LAST MAU LOAD LINE INDEX TO LAST SEGMENT ATTRIBUTE LINE MAU STATUS MAU LOAD INFORMATION SEGMENT ATTRIBUTE LINE NAME OF TASK WITH WINDOW TO ADDRESS SPACE LENGTH OF TASK WITH WINDOW TO ADDRESS SPACE SEGMENT IS READ ONLY SEGMENT IS READ ONLY SEGMENT IS READ ONLY SEGMENT IS READED SEGMENT IS PHYSICAL ROM	LOGICAL BEGIN LOGICAL END PHYSICAL OFFSET CONTROL (NULL BYTE + CONTROL BYTE)
MAX IN SINGLE VALUE VALUE	* タスク・マスクの定機	1 1 1 1 4*SEGMENTS 4*SEGMENTS 1 * TSTの構成 15 15 11 11 10	の 8 6 6 6 8 MMU 勘館レジスを値
5 0 0 0 0 5 0 0 0 0		* B B B B B B B B B B B B B B B B B B B	EQU EQU EQU
EQU EQU EQU		TST TSTANDEGS TSTLAMU TSTLATTR TSTLATTR TSTAMT TSTAMT TSTAMT TSTAMT TSTAMT TSTAMT TSTAMT TSTAMT TSTAMT * * * * * * * * * * * * * * * * * * *	TSTLB TSTLE TSTCTL
TEMMCNT TEMTRAC TEMVEQU		00000000000000000000000000000000000000	00000000 00000002 00000004
0000001B 0000001C 0000001C 0000001D		00000000	
)		

図 11・16 TST:タスク・セグメント・テーブルの例

			******			4	セマフォ BUFRDY	RDY	たマコ	7 * MSGSNT	SNT
44	X D A	₩ K	œ	タスクの	初カ	初期カウント	信 号 カウント	FIFO	初期カウント	信号かか	FIFO
		ATSEM (BUFRDY	RDY)					空である			空である
CRSEM	CRSEM (BUFRDY)	후 등 등 등 등 등 등 등 등 등 등 등 등 등 등 등 등 등 등 등	* * * * * * * * * * * * * * * * * * *			2	Ω		0	0	
WTSEM	WTSEM (MSGCNT)									T	\$27A
		ATSEM(MSGCNT) WTSEM(BUFRDY) (メッセージをバッファ に入れる) SGSEM(MSGSNT)	CNT) RDY) ベッファ HSNT)				4			0	空 さ な る
ーキ・メ	メッセージを処理する)	6 6 6 6 6 6 6 6 6 6 6 6 6 6 8 8 8 8 8 8	# 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1								
SGSEM	SGSEM (BUFRDY) WTSEM (MSGSNT)				_		ıΩ			-	227 A
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0			A A B Å	ATSEM (BUFRDY ATSEM (MSGSNT WTSEM (BUFRDY (xwt-v&n)	DY) NT) DY)		4				
			S S	に入れる) SGSEM(MSGSNT	NT)					0	
			M)	WTSEM (BUFRDY	DY)		ന				
			S I K	に入れる) SGSEM (MSGSNT	(LN					-	むとなる
メッセー	(メッセージを処理する)										1
				タイプ2セマフォ例	77 *例						
							RISEM				
タスク	AAAAAAA	8 \$ 3 0 C	もカウント	命・インウン				FIFO	2.0		
0.00	ATSEM	N.		0	空である						

		こ巻される	なななるなる			NEW	FIFO	空である				
	10	実行可リストに移される	実行可リストに移される			セマフォR2BSEM	信もわなった	(0		₩	0
される	/追加される					44	初期カウント		0			
ではいる。	- 9 × 2 C t	ューから削限	ーから削弱			EM	FIFO	空である	27.7B		なななる	
アフォ・キュ	いっかコー	ナンオ・キュ	キ・キロ			セマフォR2ASEM	信号もカウント	0	-1	0		
タスクAがセマフォ・キューに登録される	セマフォ・キューにさらにタスクCが追加される	タスク A がセマフォ・キューから削除され、	タスクCがセマフォ・キューから削除され、		# @	44	が カウント					
-1 %	-2	1	0	1	タイプ3セマフォ例		\$ 2 7 C					ATSEM(B) WTSEM(B) DESEM(B) (処理を行う)
17	<i>Y</i> - <i>Y</i> -	・では使品	E しない				9 2 5 B	ATSEM(A)	WTSEM(A)		DESEM(A) (処理を行う) SGSEM(B) DESEM(B)	
	ATSEM			(資源を使用 する) SGSEM			A A	4	7 5	CRSEM(A) (処理を行う) SGSEM(A) DESEM(A)	помп	
		資源を使用 する) SGSEM					W			CRSE (を描 SGSE DESE	☆	<u> </u>
WISEM		(資源を する) SGS	資源を使用 する) SGSEM			100			→		この時点でR2ASEM ウは削除される	この時点でR2BSBM ウは削除される

図 11・17 セマフォの例

|| 開発ソフトウェア/リアルタイム・モニタ

LOC	OBJ	S	SOURCE		< Assembler for MC68k on CP/M >
		:::::::	:::::		
		; MON	VITOR	PROGRAM	
		;	:::::	;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;	
		ACIAC	EQU	OF8001H	: ACIA CONTROL REGISTER
	8001 =000F 8003	ACIAD	EQU	OF8003H	: ACIA DATA REGISTER
		RECREADY	EQU	0	; RECEIVE READY FLAG
		SENDREADY	EQU	1	: SEND READY FLAG
		SENDOVER	EQU	3	; SEND OVER FLAG
		ESCAPE	EQU	82H	: ESCAPE CHARACTER WITH PARITY
		ENDOERAM	EQU	20000Н	: END OF RAM
		SSPBOT	EQU	10000Н	; SYSTEM STACK BOTTOM
	=0000 FFFC	CONTAD	EQU	10000H-4	: CONTINUATION ADDRESS
		STATUS	EQU	10000H-6	; USER STATUS SAVE AREA ADDRESS
		UREGSV	EQU	10000H-70	: TOP OF STACK WHEN USER REG'S ARE SAVE
	=0000	CLEAR	EQU	0	; ZERO NULL NIL NASHI
	0000	BS	EQU	7FH	: BACK SPACE
		CAN	EQU	18H	: CANCEL
	0018	CR	EQU	ODH	: RETURN
	0000 =0000 A000	LF	EQU	OAH	; LINE FEED (NEGLECT)
		DUMMYVAL	EQU	0	; DUMMY VALUE
0000 0000	=0000		ORG	ОН	
0000 0000	0001	I	DEFL	SSPBOT	; INITIAL SSP
0000 0004		I	EFL	MONITSTART	:INITIAL PC
0000 0008	0000	I	DEFL	ERROR	BUS ERROR
000A 000C	0300	I	DEFL	ADDRERR	:ADDRESS ERROR
000E		I	DEFL	LLLDGL	; ILLDGAL INSTRUCTION
0000 0014	0000	I	DEFL	ZERO	;ZERO DIVIDE
0000 0018	0000	I	DEFL	ERROR	; CHK INSTRUCTION
0000 001C	0000	I	DEFL	ERROR	;TRAPV INSTRUCTION
0000 0020	0300	I	DEFL	PRIVERR	;PRIVILPGE VIOLATION
0000 0024	0000	I	DEFL	TRACE	; TRACE
0000 0028	0000	I	DEFL	ERROR	;LINE 1010 EMURATOR
AS00 0S00 0000		I	DEFL	ERROR	;LINE 1111 EMULATOR
0000 0030	0300 =0000 0060		ORG	60H	
0000 0060		I	DEFL	ERROR	;SPURIOUS INTERRUPT
0062 0000 0064 0066	0000	ı	DEFL	ERROR	;AUTOVECTOR 1

12。MC 68000の 将来の発展方向

マイクロプロセッサは、チップ寸法の制約、プロセス技術の制約、性能の要求など多くの制約の中でおのおのの機構を取り入れ、よりいっそう強化する方向に向かっております。アーキテクチャやソフトウェア面も、より強力なモニタが作成され、その管理下のもとにシステムが運用されるようになります。MOS技術の方向、ソフトウェアやハードウェア・コストの傾向と 68000 の発展方向を説明しています。

12·1 MOS 技術の方向

マイクロプロセッサの生産における MOS 技術の進歩を図 12・1 に示します. 1973 年の 8 ビット MPU スタート時の NMOS 技術と現在の 32 ビット MPU の HMOS 技術との間に容量/チップを例にしても約 10 倍以上と数段の躍進がなされたことがおわかりいただけるでしょう.

図12・2は、年々の技術躍進をなしえたバックグラウンド資料として、ダイ・サイズの傾向を載せておきました。ダイ・タイズにおいても8ビットどきと比較して3倍以上の技術進歩がなされています。

年	種類	項目	ゲート・レングス	エリア・ファクタ	ゲート・ディレイ (TIME t _D)	容量/チップ
	標準N	MOS	6. MICRONS	1	10 ns	50 k
	HMOS	I	3.5 MICRONS	.48	4~5 ns	100 k
	HMOS	п	2.5 MICRONS	.26	2~3 ns	250 k
	HMOS	Ш	1.7 MICRONS	. 15	1 ns	650 k

図 12·1 MOSテクノロジーとパフォーマンスの発展




図 12・2 マイクロプロセッサのダイ・サイズと傾向

ソフトウェア・コストとハードウェア・コストは、図 12・3 に示すように**反比例** の関係になりつつあり、年々ハードウェア・コストは減少し、逆にソフトウェア・コストは増加しています。このことは、プロセス技術と生産設備技術の著しい躍進があげられます。この傾向は、今後なおいっそう増幅されてゆくと思われます。図 12・4 はシステム・コストの傾向を示し、ハードウェアとソフトウェアの分岐が 1985 年ごろに完全に逆転し、ソフトウェア・コストがハードウェア・コストを大幅に上回ってくることです。




図 12・3 ソフトウェアとハードウェア・コストの推移




図 12・4 ハードウェアとソフトウェアのシステム・コスト

12·3 MC 68000 の発展方向

\(\text{W}\) \(\text{S}\) \(\text{W}\) \(\text{W}\) \(\text{S}\) \(\te

モトローラのマイクロプロセッサの**設計サイクル**を見ますと、図 $12\cdot5$ に示すように $5\sim6$ 年をサイクルに展開されています. 1973 から 1979 年までは 8 ビット系の確立に、1979から 1985 年までは 16 ビットの確立に、32 ビットの確立には 1987 年ごろまで費やされるでしょう。


仮想マシン (VM) プロセッサ MC 68010 は、MC 68000 では実メモリ空間に命令がないときにホルトが起きても、その命令をアボードしてリランする機能がなかったので、アボード機能を追加し、例外ベクタ・テーブルを再配置することによって仮想メモリを実現しています。また、例外ベクタ・テーブルを動的に変更できるようになったことで、仮想マシンを複数個持たせることができるようになりました。


MC 68008 は縮小バス・プロセッサであり、価格や開発費の低減を目的としており、アドレス・バスが 20 ビットでデータ・バスが 8 ビットです。

32 ビット・マイクロプロセッサ MC 68020 は,メモリ・アドレスが 16 M バイトから 4 G バイトまでアクセ人可能であり,コプロセッサ MC 68881 に接続できるアーキテクチャを持ちます.使用トランジスタは 15 万個で,HMOS III のプロセス技術で作られています.

浮動小数点コ・プロセッサ MC 68881 は、32 ビット・プロセッサ MC 68020 用結合プロセッサであり、MC 68000 および MC 68010 のペリフェラルとしても使用できるようになっています。使用トランジスタは 12 万個で、HMOS III のプロセス技術で作られます。

12 68000 の将来の発展方向





1983 年発売予定 — 周辺サポート・チップ —

ł		
-	MC 68200	MCU: マイクロ・コンピュータ・ユニット
-	MC 68430	DMAI: ダイレクト・メモリ・アクセス・インタフェース
-	MC 68440	DOMA: デュアル・チャネル・ダイレクト・メモリ・アクセス
	MC 68450	DMAC: ダイレクト・メモリ・アクセス・コントローラ
-	MC 68452	BAM:バス・アービトレーション・モジュール
	MC 68454	IMDC: インテリジェント・マルチディスク・コントローラ
	MC 68459	DPLL: ディスク・フェーズ・ロック・ループ
	MC 68562	DUSCC: デュアル・ユニバーサル・シンクロナス・コミュニケーション・コントローラ
	MC 68564	SIO: シリアル I/O
	MC 68590	LANCE: ローカル・エリア・ネットワーク・コントローラ
1	MC 68901	MFP: マルチ・ファンクション・ペリフェラル
1		

付録 1. レジスタ転送言語定義(RTL: Register Transfer Language)

以下にレジスタ転送言語定義で命令セットの詳細な動作説明をします。

オペランド:

An: アドレス・レジスタ

Dn:データレジスタ

Rn: データ・レジスタまたはアドレス・レジスタのいずれか

PC: プログラム・カウンタ

SR:ステータス・レジスタ

CCR: コンディション・コード (SRの下位パイト)

SSP: スーパパイザ・スタック・ポインタ

USP:ユーザ・スタック・ポインタ

SP:アクティブ・スタック・ポインタ(A7)と同じ

X:拡張オペランド (コンディション・コードからの)

Z:ゼロ・コンディション・コード

▼:オーパフロー・コンディション・コード

Immediate Data: イミディエート・データ・オペランド

d:アドレス変位(displacement)

Source: ソース位置の指定

Destination: ディスティネーション位置の指定

Vector:エクセプション・ベクタの位置

サブフィールドと修飾記号 (qualifiers)

<ビット>OF<オペランド> オペランドのある一つのビットを選ぶ.

<オペランド>[<ビット番号>:<ビット番号>] オペランドのサブフィールドを選ぶ、

(〈オペランド〉) 参照されたオペランドの中身

<オペランド>₁₀ オペランドは BCD(2 進化 10 進)であり,オペレーションは 10 進で実行され

<オペランド>@<モード> オペランドで指定したアドレス・レジスタがオペランド・データの メモリ位置を指示することを表すレジスタ間接オペレータ・オプションのモード修飾記号は、-,+,(d),および(d,ix)。

オペレーション: オペレーションは, 2 オペランド操作, 単一オペランド操作およびその他に分けられる. 2 オペランド操作: これらの命令はくオペランド><オペレーション><オペランド>で表され, ここでの<オペレーション>は次のいずれかである.

- → 左のオペランドが右のオペランドで指定される位置に移される。
- ↔ 二つのオペランド内容が交換される.

- + 両オペランドが加算される.
- 右側のオペランドが左側のオペランドから減算される.
- * 左右のオペランドが乗算される.
- / 左のオペランドが右のオペランドで除算される.
- ∧ 左右オペランドが論理 AND される.
- v 左右オペランドが論理 OR される.
- ® 左右オペランドが論理 EOR される。
- < 関係テスト、左のオペランドが右のオペランドより小なら真.
- > 関係テスト、左のオペランドが右のオペランドより大なら真。
- ► 関係テスト,左のオペランドが右のオペランドに等しくなければ真.

単一オペランド:

~ <オペランド> オペランドの論理的補数をとる.

<オペランド>Sign-extended オペランドが符号拡張される。上位半分の全ビットが下位半分の 最上位ビットと等しくされる。

<オペランド>tested オペランドが 0 と比較され,その結果がコンディション・コードのセット に使用される.

その他:

TRAP PC→SSP@-; SR→SSP@-; (ベクタ)→PCSと等価.

STOP ストップ状態に入り、割込みを待つ.

If<コンディション>then<オペレーション>else<オペレーション>

そのコンディションでテストされる。もし真ならthen の次の操作が実行される。もしコンディションが偽でオプションの else 部があれば else の操作が実行される。もしコンディションが偽でオプションの else 部がなければ、命令は操作されない。

付録 2. MC 68000 アセンブラ命令一覧表

(大)	オペランド・サイズ	・サイス	\ \ \ \	H -		フラガ	
	B W	-1	4777	_*_	本		葡
MOVE	•	•	<ea>, <ea></ea></ea>	1		*	1
MOVEA	•	•	<ea>, An</ea>	AL		1 0	des → DA
MOVED	•	•	Dx, d(Ay)	1			T SOC AL
100	•	•	d(Ay),Dx	1	(soc)→des	1 1 1	((Dyte All 七一人 不可)
MOVEQ		•	# <data>,Dn</data>	1		1 0 0 * * -	データ簡単(一条80~47円)
MOVEM	•	•	<re><re></re></re>	CA) I	· · · · · · · · · · · · · · · · · · ·
	•	•	<ea>,<reg-list></reg-list></ea>	C		(An	(An)@+干一片町)
EXG		•	Rx, Ry	1	$R_X \longleftrightarrow R_Y$	Dn*	Dn←→ An C限U
LEA		•	<ea>,An</ea>	S	(soc)→An		EXG, Dn, An
SWAP	•		Dn	1	REG[31:16] ←→ REG[15:0]	0 0 * *	
PEA		•	<ea></ea>	O	des→SP(a –	1	
LINK		1	An,# <disp></disp>	1	An→SP (a -, SP→An, SP+d→SP	1 1 1	
UNLK	1	1	An	1	An→SP, SP @+→An		
ADD	•	•	⟨ea⟩,Dn	AL		* * * Byte	Bute→An モード不可
	•	•	Dn, (ea)	AM	$AM (des) + (soc) \rightarrow des$	* * *	
ADDA	•	•	<ea>, An</ea>	AL			
ADDI	•	•	# <data>, <ea></ea></data>	DA	$(des) + ID \rightarrow des$	* * * *	
ADDQ	•	•	# <data>, <ea></ea></data>	A	$(\text{des}) + \text{ID} (0 - 7) \rightarrow \text{des}$	* * * Byte	Byte→An 干— 片不可
ADDY	•	•	Dy, Dx	1			
4	•	•	-(Ay),-(Ax)	1	$(aes) + (soc) + X \rightarrow aes$	* * *	
a li	•	•	<ea>, Dn</ea>	AL		* * * Byte	Bvte→An 干 一 ド 鲁 可
	•	•	Dn, <ea>></ea>	AM	AM (des)-(soc) \rightarrow des	* * * *	
SUBA	•	•	<ea>An</ea>	AT			

4	オペ	オペランド・サイズ	サイズ	インロンド	H-;	禁	NOW	
2	M	M	7				_	
SUBI	•	•	•	# <data>, <ea></ea></data>	DA	(des)−ID→des	* * * *	
SUBQ	•	•	•	# <data>, <ea></ea></data>	A	$(\text{des}) - \text{ID}(0 \sim 7) \rightarrow \text{des}$	* * * * * Byte	E
	•	•	•	Dy, Dx		$ab \leftarrow X - (aca) - (acb)$	* * *	
SUBX	•	•	•	-(Ay),-(Ax)	1	(nes) - (san)	* * * * *	
MULS		•			D	John 4 (200)	- * * 0 0 体号付き	
MULU		•		,	Q	(des) + (soc) - des	- * * 0 0 符号なし	
DIVS		•		<ea>, Dn</ea>	Ω		- * * * 0 符号付き	
DIVU		•			Q	(des // soc / des	- * * * 0 符号なし	
	•	•	•		DA	0 →des	- 0 1 0 0	
	•	•			DA	$0 - (\text{des}) \rightarrow \text{des}$	* * * *	
NEGX	•	•		,	DA	$0 - (des) - X \rightarrow des$	* * * *	
	•			<ea>></ea>	DA	(des) tested \rightarrow CC $1 \rightarrow$ bit 7 of des	0 0 * * -	
	•	•	•		DA	(des) tested→CC	- * * 0 0 デ タ0と比較	7
		•	•	Dn	1	(des)符号拡張→des	0 0 * * -	
	•	•	•	<ea>,Dn</ea>	AL		- * * * * Byte→An £.	=
CMPA		•	•	<ea>,AD</ea>	AL	(100) - (000)	* * *	
CMPM	•	•	•	(Ay)+,(Ax)+	1	(des) = (soc)	* * *	
CMPI	•	•	•	# <data>, <ea></ea></data>	DA		* * *	
	•	•	•	<ea>,Dn</ea>	Q	(12-1) A (200) A (200)	0 0 *	
	•	•	•	Dn, <ea>></ea>	AM		0 0 * * -	1
ANDI	•	•	•	# <data>, <ea></ea></data>	DA	DA (des) ∧ID→des	-** 0 0 SRT F	上二
	•	•	•	<ea>,Dn</ea>	Ω	(don) ((non) - don	0 0 * * -	
	•	•	•	Dn, (ea>	AM	(DES) V (SOC) - Tues	0 0 * * -	
ORI	•	•	•	# <data>. <ea></ea></data>	DA	DA (des) ∨ ID→des	- * * 0 0 SR モード可	E

B W L	M	# # # # # # # # # # # # # # # # # # #	命	EOR	EORI	LON		ASI			ASR			LSL			LSR			ROL			ROR			
# ⟨ ¬ ¬ ⟩ ⟩ ⟩ ⟩ ⟩ ⟩ ⟩ ⟩ ⟩ ⟩ ⟩ ⟩ ⟩ ⟩ ⟩ ⟩ ⟩	A \ \frac{1}{2} > \rangle \frac{1}{4} # # Dn, \(\chia\) = \(\chia\) = \(\chia\) \(\chia\) = \(\chia\) = \(\chia\) \(\chia\) = \(\chia\) \(\chia\)	\$\pi \chi^{\chi} \chi^		•	•	•	•	•		•	•		•	•		•	•		•	•		•	•			,
# ⟨⟨ = a⟩ Dn, ⟨ ea⟩ # ⟨ data⟩, ⟨ ea⟩ ⟨ ea⟩ Dx, Dy # ⟨ data⟩, Dy ⟨ ea⟩ Dx, Dy # ⟨ data⟩, Dy ⟨ ea⟩ Dx, Dy # ⟨ data⟩, Dy ⟨ ea⟩ Dx, Dy ⟨ ea⟩	A \ \frac{1}{2} > \rangle \frac{1}{4} # # Dn, \(\chia\) as \(\chia\) \	A ~ 5 > F F A	N W	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	,
a>, ⟨ea a>, ⟨ea a>, by a>, Dy a>, Dy a>, Dy a>, Dy a>, Dy a>, Dy	a>, Cea> DA (des) ⊕ (soc)→des a>, Cea> DA (des) ⊕ (soc)→des a>, Cea> DA (des) ⊕ (soc)→des a>, Dy	a>, (ea>) DA (des) ⊕(soc) → des a>, (ea>) DA (des) ⊕(soc) → des a>, (ea>) DA (des) ⊕(soc) → des a>, Dy	サイズ	•	•	•	•	•		•	•		•	•		•	•		•	•		•	•		•	
	(des) ⊕ (soc) → des (des) ⊕ (soc) → des (des) → des	(des) ⊕ (soc) → des (des) ⊕ (boc) → des (des) ⊕ (boc) → des (des) ⊕ (boc) → des (des) → des (des) → des (x) ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑	% IV V	Dn, <ea>></ea>	# <data>, <ea></ea></data>	<ea></ea>	Dx, Dy	# <data>,Dy</data>	<ea>></ea>	Dx, Dy	# <data>,Dy</data>	<ea></ea>	Dx, Dy	# <data>,Dy</data>	<ea></ea>	Dx, Dy	# <data>, Dy</data>	<ea></ea>	Dx, Dy	# <data>,Dy</data>	<ea></ea>	Dx, Dy	# <data>,Dy</data>	<ea></ea>	Dx . Dv	
		\[\begin{array}{cccccccccccccccccccccccccccccccccccc					オペランド		_			×	インドンドー		×	オペランド		X					_		11:04	

(2)

分分		オペランド・サイズ	シン	サイズ	1 7 1	H-	45	7 7 9	極
類	F	В	W	J		-'-		X N Z V C	
m		•	•	•	Dx,Dy	1	→ オペランド C	* 0 * *	
7 ×	ROXR	•	•	•	# <data>,Dy</data>	1		* 0 * *	メモリ・ローテーションは
= 个			•		<ea></ea>	AM	V.	* 0 * * *	Iヒットのみシフト
1	-	•		•	Dn, (ea>	Q	大大	*	IDモード不可↓
r, B	BTST	•		•	# <data>, <ea></ea></data>	Q	~(指たしット)~	1 *	2ワード目にピット番号
	E	•		•	Dn, (ea>	DA	~(指定ビット)→2	*	
_	BSET	•		•	# <data>, <ea></ea></data>	DA	1→(指定ビット)	*	2ワード目にピット番号
<u> </u>	1	•		•	Dn, (ea>	DA	~(指定ピット)→Z	*	
H AC	BCLR	•		•	# <data>, <ea></ea></data>	DA	0→(指海にット)	*	2ワード目にピット番号
	-	•			Dn, <ea>></ea>	DA	~(指定ピット)→Z	+	
	ВСНС	•		•	# <data>, <ea></ea></data>	DA	~(指定ピット)→指定ピット	*	2ワード目にピット番号
	1	•			Dy, Dx	ļ	V + (200) + (200)	* " * " *	
-	ABCD	•			-(Ay),-(Ax)	1	(des/10 + (SOC)10 + A des	* " * " *	
	3	•			Dy, Dx	1	() = (, ,) = (, ,)	* " * " *	
なった	Z P C P	•			-(Ay),-(Ax)	-	(des)/10 (soc)/10 v des	* " * " *	
	NBCD	•			<ea></ea>	DA	$0 - (\text{des})_{10} - X \rightarrow \text{des}$	* " * " *	
B	Bcc	•	•		<lash< td=""><td>l</td><td>if cc then PC+d→PC</td><td></td><td>PC (a (d) 符号付き 8 or 16ピット</td></lash<>	l	if cc then PC+d→PC		PC (a (d) 符号付き 8 or 16ピット
1,7							if~cc then Dn-1→Dn		七一下 特里作来 16 火
	DBcc				Un, < 1abel>	1	if Dn ≠-1 then PC+d→PC		のみ可 14 3 11 5 12 5 7
						4	if cc then I's→des		
\ \ \ \ \ \ \ \ \ \ \ \ \ \	Ω Ο Ο	•			\cea\	DA	else 0's→des		
	BRA	•	•		<ladel></ladel>	1	PC+d→PC		PC@(d) 符号付き キード
Œ	BSR	•	•		<1abel>	l	PC→SP@-, PC+d→PC	1 1 1	のみ町 8 or 16 ビッ

4	ę.	The state of the s															生命令					ステータス・レジスタ変音をなる			ない
標	E.									> 特権命令							トレップ発生命令					ステータス	12 日		何の処理もしない
7 7 9	X N Z V C			* * *	1 1 1	1 1 1	* * *	* * * *		1 1 1	* * * *	0 0 * * -	0 0 * * -	0 0 * * -		 			n n n *	0 0 * * -	0 0 * * -	0 0 * * -	* * * *	1 1 1	
7			(des)→PC	SP(a + → PC		リルセット	SP(a+→PC					~	~	~	PC→SSP@-, SR→SSP@-		1P	n>(soc)		CCR	CCR	CCR			
4		(des)→PC	PC→SP(α -, (des)→PC	SP(a + →CC, SP(a + →PC	SP@ +→PC	外部デバイスのリセット	SP(a+→SR, SP(a+→PC	ID→SR, stop	(USP)→An	An→USP	(soc)→SR	$(SR) \land ID \rightarrow SR$	$(SR) \lor ID \rightarrow SR$	(SR)⊕ID→SR	PC→SSP@-	vector \rightarrow PC	if V then TRAP	if Dn<0 or Dn>(soc)	then trap	(CCR) ∧ID→CCR	(CCR) ∨ ID → CCR	(CCR)⊕ID→CCR	(soc)→CCR	$SR \rightarrow (des)$	
H-		ပ	C	1	1	1	1	1	1	1	Ω	1		I	i		1	-	2				Ω	DA	
メントペオ		<ea></ea>	<ea></ea>					××× *	USP, An	An, USP	<ea>,SR</ea>		400000	+\uaca,0A	#/#o+o+o#/#	/T0700A/#		nu (ee)			# <data>,CCR</data>		<ea>,CCR</ea>	SR, <ea>></ea>	
サイズ		1	ı	1		1		1	•	•					1		ı								ı
オペランド・サイズ	M	1	1	1	I	1	1	1			•	•	•		ı			•					•	•	I
ント	20	1	ĺ	1	I	1	1	-							1		1			•	•	•			I
命令		JMP	JSR	RTR	RTS	RESET	RTE	STOP		MOVE		ANDI	ORI	EORI	TRAP	4	TRAPV	CHK		ANDI	ORI	EORI	MOVE		その他 NOP
宋	羅	プロ	グー	くて・小公					٨.	K	11	4		П	λ	_		_		⟨≘	⟨ =				その街

実効アドレス・モード 〈ea〉

### 2 ** **** *** *** * * * * * * * * *						K	3	-	(1	(×: 指定可)		П	ナイツ	コンディション (00)	
E-F MOD REG D M C A DA CAAM AL	治アドレ	T			12		K	+	1	.,		/ ** /	ディスプレース		ノログノザント	1	テスト条件	
100	4	MOD	REG				A	DA	CA	AM	AL	7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	7	ニック		7-1		
100		000	番号	1			×	×				On	1	H		0000	1	
+ 011		001		p.t.			×					An	1	Œ,	false	0001	0	
(d, ix) 111 601 番号 × × × × × × × × × × × (An) (d, ix) 111 100 番号 × × × × × × × × × × × × × × × × × × ×	1 (0'	010			X	×	×	×	×	×	-	(An)		н	high	0010	<u>C·Z</u>	
101	1(0 +	011		×	×		X	×		X	×	(An)+		LS	low or same	0011		(High or
10	1(a -	100			×		×	×		×	_	-(An)	1	CC	carry clear	0100		Same)
110 46 5 5 5 5 5 5 5 5 5	1(a (d)	101	-		×	×	×	×	×	×		d(An)	符号付き16ビット	CS	carry set	0101	C	(Low)
110 66			-						1	7		d(An, Rn, W)		NE	not equal	0110	2	
111 000 X X X X X X X X		110	番与	×		×	×	×	×	×	_	d(An, Rn, L)		国	equal	0111	Z	
111 001 X X X X X X X X X	x, W	111	_		-	×	×	×	×	×		XXX		VC	overflow clear	1000	$\overline{\nabla}$	
111 010 X X X X X X X X X	x, L	111			-	×	×	×	×	×	×	XXXXXX		NS N	overflow set	1001	Λ	
National State Nat				-	_							*+ <ab, sym=""></ab,>		PL	snld	1010	z	
100 X X X X X X X X X												*- <ab,sym></ab,sym>	+ 17 0	MI	minus	1011	Z	
100	C (a (d)	111	010	×							×	<re><rel.sym></rel.sym></re>	付ち付き IO C ット	国の	greater or equal	1100	$N \cdot N + \overline{N} \cdot \overline{N}$:
(d, ix) 111 011 x x x x x x x x x x x x x x x x												<ab.sym></ab.sym>		LI	less then	1101	$N \cdot \vec{V} + \vec{N} \cdot \vec{V}$	存号につ
011 × × × × × × ⟨rel.sym⟩(Rn.L) 付予りさるしット LE less or equal 100 × × #xxx				-		-						(rel.sym>(Rn.W)	1100	G T	greater than	1110	$N\cdot V\cdot \overline{Z} + \overline{N}\cdot \tilde{V}\cdot \overline{Z}$	15 MS
XX	C (a (d, ix)		010	×							×	<re><rel.sym>(Rn.L)</rel.sym></re>	作りいこうしかと	LE	o.	1111	$Z + N \cdot \overline{V} + \overline{N} \cdot V$	
111 100 特殊モー	XXX	111			-							#xxx	1					
	04	111	100	-								SR, CCR						

オペワーツョンコード散 付録 3.

7
3
P
24
- 1
П
Α
Ш
1.
1
7
1
*

AD	1 Move Word	Move	O Move Loog	Move)1 Move Byte	Bit Mani Move Byt	t Manipolati
MO	0100 Miscell 0101 ADDO/SU 0110 Bcc,BSR 0111 MOVEO						
			Move	Move	Move	Move	Move Move

Dynamic Bit

	1			
ter	9818	12	Regis	O Regis

Static Bit

0 1 0	0	T)	уре	Effective	Address
-		⊢	Di S	ectiv	ddres

		1
0	ter	
Н		
0.5	Re	
10	Н	101
41	0	199
ın	0	OOM
9	9	نډنډ نانه
7	Mod	Long
8	Op	100,
6	ter	8-1 8-1
10	gist	Re
11	Re	to
12	0	ord
13	0	W : W
14	0	Mod
15	0	o o

MOVEP

	0	
	П	dress
	cΩ	Ad
	60	tive
	41	ffec
	ĸ	Ef
	9	2 6
	2-	S
	Ø	0
	O	0
	10	0
	T	0
	72	0
D	13	0
1 2 1	14	0
E e c	15	0
H		
ď		

0

0

0 Effectiye Address αį M 4 Ω Sıze 0 ~ 0 ϖ 0 15 14 13 12 11 10 0 0 EOR Immediate 0 0

Effectiye Address cv2 Ю 4 D Size 9 ~ 0 α 0 σ 10 7 15 14 13 12 11 0 CMP Immediate 0 0

0

MOVE	Long	NBCD	1
	O 1 O Register Mode Mode Registe	1 0 0 1 0 0 0 0 0 Bffective Address	न
MOVE	MOVE Word 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 1 Register Mode Register	PEA 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 1 0 0 0 0 0 0 1 Effective Address	
NEGX	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 0 0 0 0 81ze Effectiye Address	15 14 13 12 1	録
MOVE	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 0 0 0 0 1 1 Effective Address	NOVEM REGISTERS to EA 1 1 1 1 1 1 1 1 1	
CLR	15 14 15 12 11 10 9 8 7 6 5 4 5 2 1 0 0 1 0 0 0 0 1 0 Size Effective Address	EXTW 15 14 15 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0	
NEG	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 0 1 0 Size Effective Address	EXTL 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 0 Register	
MOVE	15 11413 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 0 1 0 0 1 1 1 Effective Address	TST 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 1 0 1 0 1 0 Size Effective Address	
TON	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 0 1 1 1 0 Size Effective Address	TAS 15 14 15 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 1 0 1 0 1 0 1 1 1 Bifective Address	
MOVE	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 0 1 1 1 0 1 1 0 1 1 1 Befetive Address	MOVEM BA to Registers 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 1 1 0 0 1 1 0 0 0 1 82 Effetiye Address Sz:Long-1 Word-O	

13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 1 1 1 0 0 0 1 0 0 Vector	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0
TRAPV 0 0 1 0 1 0 Register	0 1 0 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 1 0
RTR	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 1 1 1 0 0 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1
JSR 0 0 1 1 0 0 Register	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 1 0 0 1 0 Bffectiye Address
JMP 8 7 6 5 4 3 2 1 0 0 0 1 1 0 1 Register	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 1 1 1 0 1 1 0 1 0
OHK 8 7 6 5 4 3 2 1 0	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 Register 1 1 0 Effective Address
B 7 6 5 4 3 2 1 0	4
ADDQ 0 0 1 1 1 0 0 1 0	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 1 Data 0 Size Effective Address
SUBQ 0 0 1 1 1 0 0 1 1	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 MB O 1 0 1 Data 1 Sive Effective Address

Scc 15 14 15 12 11 10 9 8 7 6 5 4 3 2 1 0 SBCD	
0 1 0 1 Condition 1 1 Effective Address	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
, vau	1 O O O Destination 1 O O O R/M Source Register
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	R/M (register/memory):register-register-O,
0 1 0 1 Condition 1 1 0 0 1 Register	
Buc	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
14 13 12 11 10 9 8 7 6 5	1 0 0 1 Register Op Mode Effective Address
O 1 1 O Condition 8 bit Displacement	0
	.W .L
15 14 13 12 11 10 9 8 7 8 5 4 3 2 1 0	100 101 110 EA-Dn→EA 011 111 An-EA→An
	5X 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	Destination
0 1 1 1 Register 0 Data	1 Size O O R/M H
£0	R/M (register/memory):register-O, $_{\rm memory}$ -1
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 CMP	
1 0 0 0 Register Op Mode Effectiye Address	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Op Mode	1 O 1 1 Register Op Mode Effective Address
B W L	Op Mode
000 001 010 Dn+EA+Dn	.B .W .L
100 101 110 BA+Dn→EA	000 001 010 Dn EA 011 111 An EA
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
1 0 0 0 Register 0 1 1 Effective Address	1 0 1 1 Register 1 Size 0 0 1 Register
DIVS	
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	6 5
1 0 0 0 Register 1 1 1 Effective Address	1 0 1 1 Register 1 Size Effective Address

このデバイスは、各入力に対する静電気あるいは高 電圧に対する保護回路を備えていますが、応用上あらかじめハイ・インピーダンスの入力回路に、絶対最大 定格を越えるような電圧がかからないように注意する 未使用の入力ピンは,常に Nss または Ncc に接続し

必要があります.

なければなりません.

付録 4. 電気的仕様とタイミング図――MC 68000 L 4・L 6・L 8・L 12

4-1 電気特性

能対最大定格

	T T	1		
単位	>	^	Ç	°
定格値	-0.3~+7.0	-0.3~+7.0	0~20	-55~+150
門場	Vcc	V,n	TA	Tstg
格				
	田	田田	型	厥
定	=		in in	題
	杂	力	4	夺
	#	\prec	動	张

温度特性

Η Η	岩	特性値	単位
セラミック・パッケージ	BIA	30	M/J.

電力条件

チップの接合点の平均温度 TJ(°C)は,次式で計算できます.

 $T_J = T_A + (P_D \cdot \theta_{JA})$

1

T_A=周囲温度(°C)

θ」A≡パッケージの熱抵抗,ジャンクション-周囲間(°C/W)

PD=PINT+PI/0

PINT≡Icc×Vcc(W)---チップの内部消費電力

P110 入/出力端子でのI/O 消費電力 (W)---ユーザの使用方法による.

一般の使用条件では、Pいo≪Pintのため無視できます.

PPORT が無視できる場合の Po と T, の近代的な関係は,

 $P_{D} = K \div (T_{J} + 273 \,^{\circ}C)$

(2)

となります.(1),(2)式からKを求めると,

 $K = P_D \cdot (T_A + 273 \, ^{\circ}C) + \theta_{JA} \cdot P_D^2$

ここでKは既知のT₄における平衡状態のP₀を測定すれば,(3)式によって決定できる定数です.このKの値を1),(2)式に代えし、演算をす (3) ることによって,任意の T_A における P^D と T_J を計算することができます.

DC 電気的特性 (Vcc=5.0 Vdc±5%, Vss・0 Vdc; T_A=0°C~70°C)

华	和	品	Min	Max	単位
入力"H"電圧		VIH	2.0	Vcc	>
入力 "L" 電圧		VIL	Vss-0.3	0.8	Λ
入力リーク電流 @5.25 V	BERR, BGACK, BR, DTACK, CLK, IPLO-IPLZ, VPA HALT, RESET	Lin		2.5	μА
スリー・ステート (オフ・ステート) 入力電流 @2.4V/0.4V	AS, A1-A23, D0-D15 FC0-FC2, LDS, R/W, UDS, VMA	Inst	1	20	μА
出力"H"電圧 (Ioμ=−400 μA)	$\frac{\text{E}^*}{\text{AS}, \text{Al-A23}, \text{BG}, \text{DO-D15}}$ FCO-FC2, LDS, R/ $\overline{\text{W}}$, $\overline{\text{UDS}}$, $\overline{\text{VMA}}$	Vон	Vcc-0.75	1 1	>
## 17 "L" ### 16/15.	HALT A1-A23, BG, FCO-FC2 RESET E, AS, DO-D15, LDS, R/W	Vol.		0.5	>
消費電力 (クロック周波数=8 MHz)		Po	1	1.5	M
入力容量(V,n=0V, T _A =25°C; 周波数=1MHz)		Cın	,	10.0	pF

4.2 AC電気的特性 (Vcc=5.0 Vdc±5%, Vss=0 Vdc; T_A=0°C~70°C)

公安	2.m.	÷	4 N MC68	4 MH, MC68000L4		6 MHz MC 68000L6		8 MHz MC 68000L8	THE PERSON NAMED IN	10 MHz MC68000L10	12.5 MHz MC 68000L 12	MHz :	4 位
,			Min	Max	Min	Max	Min	Max	Min	Misk	Max	Max	
	Clock Period	Leve	250	200	167	200	125	200	100	200	80	250	ns
23	Clock Width Low	tcı	115	250	75	250	22	250	45	250	35	125	IIS
3	Clock Width High	ten	115	250	75	250	35	250	45	250	35	125	ns
4	Clock Fall Time	tcr	ı	10	1	10	1	10	1	01	1	ιΩ	ПS
22	Clock Rise Time	ter	1	10	1	10	1	10	1	10	i	ın	ΠS
9	Clock Low to Address	telav	ł	96	1	8	1	20	1	22	1	22	TIS.
6A	Clock High to FC Valid	LCHFCV	1	06	1	8	1	70	1	09	1	22	E SE
7	Clock to Address Data High Impedance (Maximum)	tcHAZ3	1	120	1	100	1	88	-1	70	-	09	IIS
00	Clock High to Address/FC Invalid (Minimum)	tchazn	0	1	0	1	0	ı	0	ı	0	ı	202
-6	Glock High to AS, DSLow (Maximum)	tchstx	1	8	1	0/	1	09	1	222	1	55	ns
10	Clock High to AS, DS Low (Minimum)	tenser	0	1	0	1	0	1	0	1	0	ı	ПS
112	Address to AS, DS (Read) Low/AS Write	tavsı.	22	1	35	1	30	1	20	1	0	1	пs
11A?	FC Valid to AS, DS (Read) Low/AS Write	trevst	8	1	02	ı	09	1	20	1	40	1	IIS
121	Clock Low to AS, DS High	tersu	1	06	1	98	1	20	I	222	1	90	ПS
13-	AS, DS High to Address/FC Invalid	LSHA2	09	1	40	1	30	1	20	1	10	ı	ns
14.	AS, DS Width Low (Read) / AS Write	12.0	535	1	337	1	240	1	195	1	160	1	ns
14A2	DS Width Low (Write)	1	285	1	170	1	115	1	32	1	80	-	us
12.	AS, DS Width High	= /	285		180		150	1	105	1	65		ns
91	Clock High to AS, DS High Impedance	tensz	1	120	1	100	1	8	1	02	1	99	ns
17.	AS, DS High to R/W High	LSHKH	09	1	20		9	1	20	1	10	1	ns
18	Clock High to R/W High (Maximum)	LCHRHA)	06	1	80	1	02	1	09	ı	09	ns
19	Clock High to R/W High (Minimum)	tcakun	0	I	0	1	0	1	0	1	0	1	ns
501	Clock High to R/W Low	tchel	1	06	1	98	1	02	1	09	ı	09	ns
(31)	1				0,0		0	_			,		

21A:	FC Valid to R/W Low	TFCVRL	80	1	20	1	09	ı	90	ı	30	I	ns
-	R/W Low to DS Low (Write)	trisi	200	1	140	1	80	1	50	ı	30		ns
	Clock Low to Data Out Valid	terno)	06	1	80	1	70	1	55	1	22	ns
	DS High to Data Out Invalid	tsupo	09	ı	40	1	30	1	20	1	15	1	ns
	Data Out Valid to DS Low (Write)	teost	22		35	1	30	I	20		15	1	ns
	Data In to Clock Low (Setup Time)	to cr	30	1	25	1	15		15	1	15		ns
	AS, DS High to DTACK High	LSHIDAH	0	240	0	160	0	120	0	96	0	70	ns
-	DS High to Datta Invalid (Hold Time)	tshbi	0		0	1	0	1	0	1	0	ı	ns
	AS, DS High to BERR High	tsuarn	0	1	0	1	0		С	ı	0		ns
31, 0	DTACK Low to Data In (Setup Time)	toalbi	ı	180		120	1	06	1	65	1	20	ns
-	HALT and RESET Input Transition Time	triir.	0	200	0	200	0	200	0	200	0	200	ns
-	Clock High to BG Low	tcHGL	I	96	1	80	1	70	1	09	t	50	ns
	Clock High to BG High	Сиси	ı	06	ı	80	1	70	1	09	1	20	пS
	BR Low to BG Low	tealgr	1.5	3.0	1.5	3.0	1.5	3.0	1.5	3.0	1.5	3.0	CIK Per.
-	BR High to BG High	Свинсн	1.5	3.0	1.5	3.0	1.5	3.0	1.5	3.0	1.5	3.0	Uk Per.
-	BTACK Low to BG High	tGALGM	1.5	3.0	1.5	3.0	1.5	3.0	1.5	3.0	1.5	3.0	Clk Per.
	BG Low to Bus High Impedance (With AS High)	terz	-	120	1	100	1	80	1	70	1	09	ns
_	BG Width High	tca	1.5	1	1.5	1	1.5	1	1.5	1	1.5	1	Clk Per.
-	BGACK Width	tacı	1.5	1	1.5	1	1.5	1	1.5	ı	1.5		CIk Per.
	Asynchronous Input Setup Time	tası	30	-	25	ı	20	1	20	,	20	1	IIS
	BERR Low to DTACK Low (Note 3)	tBELDAL	90	1	90	1	50	I	90	1	50	1	ΠS
	Data Hold from Clock High	Снро	0		0	1	0		0		0	i	ns
_	R/W to Data Bus Impedance Change	tgroo	55		35	1	30		20		10	1	ns
_	Halt/RESET Pulse Width (Note 4)	ther.	10		10	1	10		10	1	10		

 ⁵⁰ PF 以下の負荷の場合は、表の値から5 ns ぎし引いた値となる。
 実際の値はクロック個順により異なる。


V.c が供給されて 100 ms 後.

 ^{#47} が DTACK、 BBRR C共に適足されると #48 は 0 ns こなる.
 Vcc が供給されて 100 ms 後.

 ^{#144} はT6E、BF4、R9Mのマスク・セットでは妻の倫より1クロック問題少ない。
 #同期セットアップ時間(#447)要状が満たされると DTAGK が"L"からデータのセットア


^{» 7}時間 #31) 要求は無視できる。そのときデータはデータ入りからクロッソ"L"のセ ハトアップ時間 (#27) が満たされていればよい。

4・3 リード・サイクルのタイミング



注:

- 1. 非同期入力 BGACK、 IPLO ~ IPLO、 VPA は次のクロックの立ち下がりで検出されます。そのためにはセット・アップ時間が必要である。
- 2. BR はこのパス・サイクルの終りで認識される必要があるときのみ、このタイミング でアサートされる必要がある。
- 3. 特記なき場合,すべての入力,出力波形は "H" 電圧= $2.0\,\mathrm{V}$, "L" 電圧= $0.8\,\mathrm{V}$ を測定点として規定される.




注:特記なき場合, すべての入力, 出力波形は "H" 電圧= $2.0\,\mathrm{V}$, "L電圧= $0.8\,\mathrm{V}$ を測定点として規定される。

4・5 バス・アービトレーション

	A CONTRACTOR OF THE PROPERTY O			444	A 8 E	2.7	OBSTE		TO SALL	T.Y.	TO E NATIO	WII.	
E	44	10 p	4 IV	4 MHZ MC 68000L4	MC 68000 L6		MC 68000 L 8	00 L 8	AC 6800	MC 68000L10 MC 68000L12	AC 680	00 L 12	単位
申か			Min	Max	Min	M ax	Min	Max	Min	Max	Min	Max	
33	Clock High to BG Low	tener	1	06	1	80	1	20	1	09	1	20	กร
34	Clock High to BG High	te HGII	ı	0.6	ı	98	1	70	1	09	1	20	ns
33	BR Low to BG Low	tbricil	1.5	3.5	1.5	3.5	1.5	3.5	1.5	3.5	1.5	3.0	Clk. Per.
36		LBREEL	1.5	3.0	1.5	3.0	1.5	3.0	1.5	3.0	1.5	3.0	Clk. Per.
37	BGACK Low to BG High	teaten	1.5	3.0	1.5	3.0	1.5	3.0	1.5	3.0	1.5	3.0	Clk. Per.
330	BG Low to Bus High Impedance (With AS High)	to1 Z	1	120		100		98	1	20	,	09	ns
39	BG width High	ten	1.5	1	1.5		1.5		1.5		1.5		Clk. Per.
46	BGACK Width	tacı	1.5	1	1.5	1	1.5	1	1.5	1	1.5	1	Clk. Per.


--- VC 電気的波形 -- ベス・ゲービトワーション ---


この液形はタイミング規定のエッジからエッジの測定用のものであり入出力信号の機能を説明するものではない.他の機能説明とそれに関する デバイス動作の図も参照されたい。



 非同期入力BERR, BGACK, BR, DTACK, IPLO~IPL2. VPA は次のクロックの立ち下がりて検出される。そのためには、セット 出

すべての入力, 出力の波形は "H" 電圧 $=2.0\,\mathrm{V}$, "L" 電圧 $=0.8\,\mathrm{V}$ を測定点として規定される. アップ時間が必要である.





236

参考文献

(モトローラ社提供)

- 1) MC 68000 データブック
- 2) MC 68000 マイクロプロセッサ・ユーザーズ・マニアル
- 3) M 68000 リアルタイム・マルチタスキング・ソフトウェア・ユーザーズ・ガイド
- 4) M 68000 EXORmacs 開発システム操作マニアル
- 5) スピード・マスタ 68 K 取扱い説明書
- 6) M 68000 ユーザ・システム・エミュレータ・ユーザーズ・ガイド
- 7) M 68000 常駐ストラクチャード・アセンブラ・リファレンス・マニアル
- 8) VERSAdos I/O およびファイル管理サービス・マニアル
- 9) M 68000/IPC コマンドチャンネル・ソフトウェア・インターフェス・リファレンス・マニアル
- 10) M 68000 リンケージ・エディタ・ユーザーズ・マニアル
- 11) マルチ・チャンネル・コミニュケーション・モジュール・ユーザス・ガイド
- 12) M 68 KBSA リアルタイム・バス・アナライザー・ユーザス・ガイド

[ア行]

後人に几面し 20
アセンブラ12
アドレス・エアー88
アドレス空間148
アドレス・ストローブ36
アドレス・バス34
アドレス・レジスタ18
アドレス・レジスタ間接58
アドレス・レジスタ直接56
アドレッシング・モード54
アブソリュート・ショート64
アブソリュート・モード64
アブソリュート・ロング64
アレイ・チェーン・モード155
アンリンク命令129
I/O 機能······12
違法命令94
イミディエート・モード68
インタフェース ······159
インデックス付きモード66
インプライド・モード70
MMII149

MPU コントロール・シグナル44
MPU ステータス・シグナル48
SR20
エクサマクス6, 168
エクセプション・プロセッシング84
オフセット付きアドレス・レジスタ間接…61,62
オフセット付きモード66
[カ行]
開発支援装置6
外部起因74
仮想マシン166,212
逆アセンブラ12
÷ · · · · · · 30
キューの構成30
クイック・イミディエート68
クロック入力48
ゲート・ポインタ30
コンティニュー・モード154
5 11 67 3
[サ 行]
最小システム136

CRT エディタ188
システム・コントロール44
システム・スタック28
システム制御命令132
システム・タスク200
システムの基本構成137
システム・パッケージ185
実効アドレス54
シフト命令115
上位/下位データ・ストローブ36
上位システム構成139
シングル・ステップ・モード47
シンボリック・デバッカ191
スタックの構成28
スタック・ポインタ18
ステータス・レジスタ20
ストラクチャード・マクロ・アセンブラ…188
整数算術演算命令107
絶対モード・・・・・・・64
セマフォ201
[夕 行]
中位システム構成138
DIP2
DMA コントローラ152
データ移動命令102
データ構成26
データ転送50
データ転送アクノリー ::

栗	31
データ・バス	34
データ・レジスタ	18
データ・レジスタ直接	56
デバッグ	12
同期式バス・コントロール	51
特権違反	94
特権状態	92
トラップ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	90
トレース	94
[ナ 行]	
内部起因	74
二重マップ方式	194
[ハ行]	
PASCAL コンパイラ ·······	
バーサ・バス	140
バス・アービトレーション	41
バス・アービトレーション・コントロ	
バス・エラー・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	86
バス・エラー例外シーケンス	
バス・グランド	
バス・コントロール・シグナル・・・・	
バス・サイクルのリラン	
バス・シグナル	
バス・マスタの応答	
バス・リクエスト	
バス要求	
バーチャル機構	
バリッド周辺アドレス	
バリッド・メモリ・アドレス	46

PC20	モノボード・マイクロコンピュータ …144
BCD 演算命令······119	5
ビット操作命令121	[ヤ行]
非同期式バス・コントロール36,50	ユーザ・スタック・・・・・・28
ピン構成16	ユーザ・タスク200
ファームウェア・・・・・・12	[ラ 行]
ファンクション・モード48	ライト・サイクル50
フォーマット192	
プット・ポインタ30	りセット90
プリデクリメント30,61	リード・サイクル・・・・・50
プログラム・カウンタ20	リード/ライト36
プログラム・カウンタ相対モード66	リンク・アレイ・チェーン・モード …155
プログラム制御命令124	リンク命令129
プロセッサのステータス48	リンケージ・エディタ190
ベクタ番号のゼネレーション78	例外処理74
ページング・セグメンテーション24	例外処理シーケンス84
	レジスタ間接モード58
FORTRAN コンパイラ190	レジスタ直接モード56
ポストインクリメント30,60	レジスタの構成18
	レジスタ・フィールド54
[マ行]	
命令形式100	68 系コントロール44
命令タイプ100	68000 の基本システム137
命令フォーマット100	ローティット命令115
メモリ管理ユニット148	論理操作命令 ······113
メモリの構成24	
メモリ・マップ25	[ワ行]
	ワードの構成24
モード・フィールド54	割込みコントロール44
モニタ12	

著 者 略 歴

昭和42年 法政大学工学部電気工学科卒 現 在 C & IT (株)代表取締役社長 著 書 「バソコン入門心得帖」(共著; オーム社)

図解 I6 ビットマイクロコンピュータ MC 68000 の 使 い 方

© 小島 進 1983

昭和 58 年 10 月 1 日 第 1 版第 1 刷発行 平成 4 年 5 月 20 日 第 1 版第 7 刷発行

 音 者 小 島

発 行 者 株式会社 才 一 ム 社 代 表 者 佐 藤 政 次

発 行 所 株式会社 オ ー ム 社 郵便番号 101 東京都千代田区神田錦町 3-1

東京都千代田区神田錦町 3-1 振 替 東 京 6-20018 電 話 03(3233)0641(代表)

Printed in Japan

印刷 中央印刷 製本 関川製本所 落丁・乱丁本はお取替えいたします



スーパービギナーシリーズ

■ B 5 変形判

■ 2 色刷



一太郎 Ver. 4 入門

㈱コンピュータバンク 監修 高橋美穂 著 256頁

MS-DOS 入門

茅野昌明 著 250 頁

松 Ver.5 入門

小林宏之 著 290 頁

1-2-3 Notebook 入門

吉木一彦 著 254 頁

桐 Ver.3 入門

梓 史朗 著 260 頁

MS-Works 入門

竹内 瞳著 240 頁

■■■これならわかる■■■

パーソナルブック

だれでも使える Windows 3.0

島谷明男 著 B5 判 274 頁

C 言語によるプログラミング ─基 礎 編


内田智史 編著 B5判 358頁


Sun ユーザのための やさしい UNIX のはじめかた

三上市藏 編 A 5 判 292 頁

C 言語によるプログラミング

一**応 用 編**一 内田智史 編著 B5判 350 頁 Ohmsha





図解コンピュータシリーズ

江村潤朗 監修

コンピュータシステム入門

(改訂2版) 江村潤朗·野津 昭 共著 (A5·D.268)

ハードウェア・システム入門

江村潤朗 著 (A5·p.216)

FORTRAN APP

海老沢成享 署 (A5·p.230)

COBOL AP

海老沢成享 著 (A5·p.350)

PL/I入門

光吉民恵 著 (A5·p.244)

PASCAL プログラミング入門 三沢常男・市川隆男 共著 (A5・p.264)

BASIC プログラミング入門

平山静夫 著 (A5·p.290)

アセンブラブログラミング入門

瀬下孝之·前田忠彦 共著 (B5·p.380)

APL入門

金子章弘 看 (A5·p.236)

日本語 APL 入門

平尾隆行 署 (A5·p.236)

簡易照会言語入門 -関係アータベースシステム-

平尾條行 著 (A5·p.228)

ストラクチャード・プログラミング入門

(改訂2版) 國友義久 著 (A5·D. 258)

オペレーティング・システム入門 江村潤朗 著 (A5·p.176)

ファイル編成入門

Ш谷正己 署 (A5·p.184)

テータベース入門

(改訂2版) 機構良介 著 (A5·p.228)

仮想記憶システム入門

山谷正己 署 (A5·p.140)

エキスパートシステム入門 平尾権行 著 (A5·p.176)

情報通信システム入門

八島朝一 著 (A5·p.244)

データ通信システム入門

(改訂2版) 保坂岩男 原著·石坂充弘 著 (A5·p.270)

EDPシステム設計入門

南條 優 著 (A5·p.204)

オフィスコンピュータ入門

魚田勝臣・富沢研三 共署 (A5·p.202) オフィスオートメーション入門

(改訂2版) 中村 茂著 (A5·p.238)

RPG プログラミング技法

野口正雄 著 (B5·p.232)

プログラム流れ図の作成技法 江村網朗·野津 昭 共書(85·p.358)

対話式計算システムの活用技法

平尾唯行 署 (B5·p.262)

プログラム開発管理

(改訂2版) 國友義久 署 (B5·p.218)

仮想計算機システム

山谷正己 署 (B5·p.304)

多重仮想記憶オペレーティングシステム

銀田 ■ 著 (B5·p.228)

コンピュータとアプリケーション

寺沢康夫 著 (B5·p.236)

テータベース/データ通信プログラミング

平尾薩行 署 (B5·p.220)

